中文 英语
知识中心
导航
知识中心

DFT和时钟门控

插入测试clock-gating逻辑
受欢迎程度

描述

测试设计(DFT)在低功耗设计也很重要。增加测试覆盖率,确保clock-gating逻辑插入由低功耗引擎是可控和可观察到的。首先,选择一个clock-gating细胞包含测试控制逻辑,指示是否测试控制逻辑位于门闩之前或之后。图中描述了测试控制逻辑的可能位置。

然后,指定的测试控制信号必须连接到集成的测试针clock-gating细胞,并连接测试信号。有两个场景的测试针连接clock-gating逻辑:
之前设置可观测性逻辑映射:如果指定控制信号合成开始前,RC低功耗引擎可以连接信号的测试使销clock-gating clock-gating插入时逻辑。
插入映射后的可观测性逻辑:如果指定的控制信号后,设计已经合成,有命令连接测试信号。

最初提供的页面内容节奏设计系统


多媒体

Baidu