介绍减少动态功率

在过去的几个博客我们主要谈论UPF值和应用逐次改进过程节约电能。但是,这个过程地址泄漏功率。在这个会议我们想谈谈如何保存动态能力。随着设计finFET技术,能耗动态功率是主要贡献者。

能源消耗趋势。

最近,我与我的同事坐在一起的阿布Ranjan)谁是PowerPro RTL低功耗平台的工程主管导师图形,探索拯救动态功率。

问:阿布,你能给一个简短的介绍到保存动态功率意味着什么吗?

野生动物:UPF值主要被用于促进电力漏电功耗的控制。然而,它的主要用途是用于定义电压域。指定不同的电压域的原因之一是谈判马力的权衡。更高的电压给更多的速度,但代价的动态功率(1/2 C V²f),电压平方影响功率。因此,动态功率降低始于规划适当的电压水平不同街区的设计。

动态功率主要是受活动影响。设计做的更多的工作,它最终需要更多的能量。速度来完成设计工作增加,增加所需的力量。保存动态能力,要么你慢下来的设计(减少时钟速度),试图降低电压,或试图减少设计活动。减少功放设计的另一个重要方面节省电力,这通常可以有效的实现或通过调整流程来完成。

问:有趣。似乎大多数公司试图找到方法来减少功耗主要实现/物理设计阶段。但似乎你可以节省更多的权力在RTL或以上。你能评论你所看到的节电效果比较这些不同的方法吗?

野生动物:完全正确。设计师一直让功率最小化实现/物理工具。然而,到那时,所有重要的架构和micro-architectural决定设计已被冻结。物理工具可以影响力非常有限。这些工具不能够彻底改变你的设计架构以节省电力。技术和细胞大小、销交换和Vth选择所使用的物理工具,但这些技术通常减少权力只有一小部分。

如前所述,动态功率是关于选择时钟速度和电压和观察活动。这些因素可以更好地解决更高级别的抽象设计。通常,设计建筑师方面做得相当好决定电压和时钟速度。然而,减少活动(尤其是不必要的活动)到目前为止还没有解决好。这些需要改变micro-architectural减少(如FSM重新编码,块级时钟门控,记忆的闸门,记忆银行、和绕过内存访问),需要更多的理解设计功能。这些变化更由写RTL的设计师。

问:好的,所以设计师真的需要考虑减少权力在RTL获得最大的结果。今天是最受欢迎的技术,用于减少动态功率?

野生动物:绝对的。决定在RTL设计产生更大的影响比决定以后在设计过程中。RTL设计严重依赖时钟门控减少时钟切换。到目前为止,这是最受欢迎的技术,以减少动态功率。其他一些技术,RTL设计师使用data-gating和克隆失败/共享。

克隆技术。

问:还有其他的技术也许更micro-architectural可以节省你甚至更多的权力?

野生动物:是的。对权力有更深远的影响,RTL设计需要越来越多的粗粒度(micro-architectural)设计的变化。例如,他们可以使用块级时钟门控,寄存器链转换为循环缓冲区,门的记忆,绕过内存访问,执行以重,并使用运营商屏蔽。这些技术显著减少动态功率。

问:这些技术听起来都非常有效。他们是容易还是困难?什么调试技术可用于功耗分析,发现泄漏,和知道如何解决这些问题呢?

野生动物:不幸的是,这些技术并不像他们应该广泛使用。有两个主要原因。一是不容易知道这些机会存在于设计。其次,它是不容易知道通过这种变化会发生功率降低。通常,设计师依靠他们的经验或直觉进行设计更改。他们加载波形和试图估计冗余活动可能发生在他们的设计。然后根据区域的活动,他们试图评估技术可以减少浪费活动。对于一般的RTL设计师,这是太多的要求。因此,大量的电力储蓄留在桌子上。

问:我们看到公司专用的电源专家,照顾别人的权力和RTL设计师的责任。你能评论你所看到的在不同的公司,他们如何方法功率降低,哪种方法最有效?

野生动物:我们已经看到。然而,在多数公司,功率降低的工作留给专家。这些专家们多年来积累的知识和方法,他们反复适用于设计的团体。这种方法非常狭窄,不是可伸缩的跨多个团体公司。

公司已经开始意识到这种方法的局限性。越来越多的RTL设计师正在负责解决设计力量。理想情况下,应该就是这样。懂设计的人最适合优化它。

问:如何像PowerPro这样的工具帮助设计师完成这份工作?

野生动物:通过几年的参与power-savvy设计师,很明显,传统的表现方式功率降低不再实用。迁移到FinFET越来越挑战对于动态能力。为了保持竞争优势,依靠电力专家还原能力不再是足够了。公司都输给了竞争对手对权力的纯粹。

仅仅报告电力数字设计不再是相关的。动力分析是重要的一步,但它并不为储蓄力量做任何事。再次落回个人设计师的专业知识以及他们如何解释工具优化设计报告。

RTL设计师所需要的是指导的力量可以被保存在设计。他们需要具体的证据范围的优化(例如,块级clock-gating shift-register-to-circular缓冲区,内存缓存,并重置清除)在他们的设计和相关的电能节约。PowerPro提供了许多micro-architectural和细粒度的优化可能在设计和提出了实际的电能节约与每个变化有关。这最小化设计决策的时间和手工技巧。基于PowerPro建议,设计师可以根据他们的设计修改时间表。如果有足够的时间安排,他们可以采取行动的建议。如果时间是有限的,设计师可以挑选最好的建议。这种灵活性设计的关键是采用PowerPro流动。

功率优化的另一个关键组件是能够为各种各样的变化:探索权力的操作模式,时钟频率、操作电压和处理技术,例如。建议优化应该工作在所有这些参数。PowerPro让设计师探索模拟配置文件的变化,电压、时钟速度,设计本身。这些变化在PowerPro并行评估。因此,探索任务,否则他们就会被周完成,现在可以在几个小时内完成。这种生产力的提高使得PowerPro之外一个很有吸引力的设计流程。

PowerPro力量探索。

问:PowerPro一直在帮助设计师减少权力很长一段时间,获得显著效果。为什么不同的时找到最电能节约?

野生动物:底层技术来检测电源冗余形式分析。PowerPro执行深度序列分析找出冗余设计的内存访问寄存器加载,datapath公司计算。根据顺序勘探建议更改的能力,使得PowerPro远优于技术市场竞争。PowerPro设计流程的各个方面提供支持:写出优化RTL,生态和验证。设计师有信心,他们可以接受所有建议来自PowerPro,不会有任何负面影响的交货时间表。

我感谢阿布,引入动态功率的设计考虑。了解更多关于动态力量和PowerPro,查看视频解决在RTL FinFET动态能力的挑战。