技术论文题为“Chip-Chat:挑战和机遇在会话硬件设计”出版的纽约大学和新南威尔士大学的研究人员。
文摘
“现代硬件设计从自然语言中提供规范开始。这些由硬件工程师然后翻译成合适的硬件描述语言(hdl)如Verilog之前合成电路元素。自动化这个翻译可以减少人为错误来源的工程过程。但是,直到最近,人工智能(AI)已经证明为基于机器的端到端功能设计翻译。商业化instruction-tuned大型语言模型(llm)如OpenAI ChatGPT和谷歌的吟游诗人宣称能够产生各种编程语言的代码;但研究硬件仍然缺乏。
在这项工作中,我们探索所面临的挑战和机遇时利用这些最新进展llm硬件设计。使用一套8代表基准,我们检查的功能和限制的会话llm当生产Verilog功能和验证的目的。鉴于llm交互地使用时表现最好,然后执行较长的完全对话案例研究一个硬件工程师共同设计一种新颖的8位accumulator-based微处理器体系结构。我们发送的基准和处理器tapeout Skywater 130海里穿梭,这意味着这些“Chip-Chats”导致我们认为是世界上第一个wholly-AI-written HDL tapeout。”
找到这里的技术论文。2023年5月出版(预印本)。
Blocklove, J。,加戈,S。、红桉、r和皮尔斯,H。,2023年。Chip-Chat:挑战和机遇在会话的硬件设计。arXiv预印本arXiv: 2305.13243。
留下一个回复