防静电要求正在改变

指定芯片抗静电放电(ESD)能力的标准正在发生变化——在某些情况下变得更加严格，而在另一些情况下则变得更加宽松。ESD保护一直在从一刀切的方法发展到一个信号的使用可以帮助确定它应该得到什么样的保护。

保护芯片免受防静电损坏一直是集成电路设计的一部分。多年来，需求和电路都很稳定——因此，只需简单地插入IP，然后继续工作。直到大约10年前，大多数设计师都不需要花费任何精力来做出与静电相关的决定。“这不是一个关键的签字。这种情况正在改变，”公司高级产品经理Karthik Srinavasan说有限元分析软件．

随着硅工艺的进步，随着我们更仔细地研究数据，我们可能在某些情况下对自己太苛刻了。我们可能需要在其他方面提供更多的保护。

两个层面的范围:芯片和系统
来自不同组织的ESD有两套不同的标准，它们代表了非常不同的关注点。在最底层，如果在制造过程中发生ESD事件，可能会损坏芯片。因此，JEDEC和ESD协会(ESDA)对芯片所有引脚的ESD保护有一系列规范。这些评级只适用于芯片被放置到电路板上的点。在那之后，针脚就不那么脆弱了。

Sofics业务开发总监巴特•凯彭斯(Bart Keppens)表示:“重点是让芯片在电路板上不出错。”

虽然组装的电路板可能比单独的芯片更坚固，但ESD仍然是系统级的一个问题。在这种情况下，问题不在于制造，而在于实际使用。公司核心产品组执行业务经理Robert Gee表示:“如今，客户期望高ESD保护，特别是在具有大量人机界面的应用程序中马克西姆集成．

芯片级ESD处理芯片上的每个信号，而系统级ESD只关注发送到外部世界的信号。如果有人在铺着地毯的地板上移动后接触到USB和HDMI等面向消费者的信号，它们可能会受到攻击。系统级ESD由一系列IEC 61000规范规定。

芯片级和系统级保护的规格和测试方法是不同的，尽管先进的封装存在一些灰色区域。(本文的重点是严格的芯片级ESD，正如JEDEC/ESDA规范所述。)

这两个层次之间有相互作用。芯片级的更多保护可以使系统级的保护更容易。保护系统需要增加离散的无源器件，因此会影响物料清单(BOM)。Keppens说:“更高的片上ESD意味着更少的外部离散。”如果芯片承担更多的保护负担，则需要更少的被动，从而减少BOM。

挑战在于，随着进程尺寸的缩小，芯片级ESD保护需要占用更多的面积。“先进的硅太贵了，”ESD专家Peter de Jong说Synopsys对此．因此，在对更多芯片级保护的渴望和提供这种保护的成本之间存在着拉锯战。

Imec ESD团队负责人Shih-Hung Chen表示，对于那些真的不想处理系统级ESD的客户，可以通过将瞬态电压抑制器(tss)与芯片联合封装来提供低成本的芯片级ESD保护。从外面看，它就像一个高防静电芯片。在内部，使用便宜的tv代替昂贵的片上ESD电路。

三个可靠性问题:ESD、EOS和锁存
虽然这里的重点是ESD，但它与其他两个可靠性概念紧密交织在一起——电过度应力(EOS)和锁存。马修·霍根，产品管理总监Mentor是西门子旗下的企业他说，这些都是现在被称为“电致物理损伤”(EIPD)的各个方面。这个一般类别旨在提供更好的失效分析(FA)统计数据。在高级节点上，引脚变得更加脆弱:”FinFET而且棉酚由于垂直电阻较高，设备更容易闭锁。它可能是由ESD引起的，尽管还有其他诱因，”他说。

正如Hogan所描述的那样，损坏的部件将被退回进行FA，在第一次检查时，原因可能被列为可能由ESD引起。但全面的调查可能无法证实这一诊断。更令人困惑的是，初步诊断通常不会更新以反映最终结果。因此，他怀疑ESD失败被高估了。因此，EIPD类别提供了更一般的初步诊断，而不会使报告对任何可能是根本原因的EIPD因素产生偏见。

ESD指的是问题发生的机制。根据一些人的说法，其中一个可能的结果是EOS，一些人确实认为ESD是EOS的一个子集。其他人则认为它们是独立的。Imec的Chen表示，ESD是纳秒级事件，而EOS是毫秒级事件。

如果设备上电，锁存也可能导致EOS -和ESD可能导致锁存。现在执行通电ESD测试，以确保不会产生锁存。因此，虽然这三种现象被视为不同的，但它们相互影响。

三个ESD模型，然后有了两个
传统上有三种不同的ESD模型:人体模型(HBM)、充电设备模型(CDM)和机器模型(MM)。它们由不同的JEDEC标准管理:HBM和MM由js - 001；CDM由js - 002．ESDA曾经保持自己的规范，但在2010年，两个组织开始协调他们的规范，以避免混淆。

HBM试图模拟人类触摸芯片时如何传递能量。当电荷耗尽时，电流在引脚处产生中等电压和长尾。相比之下，机器人测试和组装数量的增加使得CDM越来越重要。这种模型注入电流的速度要快得多，在第一个脉冲之后就会振铃，而不是缓慢地衰减。

与此同时，业内已经淘汰了MM模式。正如在JEP172中所述，“JEDEC，与行业委员会合作……强烈建议停止ESD组件资格认证要求的机器模型……在器件级别上，MM对HBM是多余的，因为它产生相同的失效机制，并且这两个模型通常在鲁棒性和产生的失效模式上相互跟踪……测试方法被错误地命名为'机器模型'，尽管没有确定。在模型和实际机器引起的设备故障之间建立了独特的联系。”

虽然HBM和CDM都是活动规范，但不同的应用程序和技术将优先考虑其中一个—CDM似乎正在获得更大的关注。对于带有finfet的设备，主要关注的是CDM。相比之下，汽车制造商同时关注HBM和CDM。

进化的规格
正在进行的讨论带来的主要变化之一是不再要求每个引脚都具有相同的规格，HBM的规格一直是2千伏。事实上，汽车行业已经推出了自己的CDM ESD规范，原子能委员会- q100 - 011此外，它还包括角瓶规格更严格的选项，因为正如Synopsys的德容所指出的那样，“角瓶更容易被击中。”还有一个HBM规范，原子能委员会- q100 - 002这在很大程度上反映了JEDEC规范，尽管有一些程序上的修改。

但更多的变化正在发生。的公共服务电子化产业委员会正在举办关于进一步改变ESD要求的对话。该委员会不是一个认可的标准机构，但它与JEDEC合作，游说降低电压水平。这在一定程度上是因为，在对数十亿台设备进行测量后，在传统水平上几乎没有出现故障。

这就提出了标准是否过于严格的问题。“没有人能准确解释为什么是2千伏。他们试图达到一个更现实的水平，”德容说。当我们使用0.5微米工艺时，击穿电压更高。“由于没有ESD, 0.5微米技术在20v电压下失效，”Keppens说。“今天，它更像是4v。”虽然这使晶体管更容易受到攻击，但也使其更难提供达到标准的保护。

“ESD保护窗口”指的是引脚的最高工作电压和击穿电压之间的间隙。这是保护电路必须覆盖的范围。随着击穿电压的下降，“ESD保护窗口变得非常小”，de Jong说。

由于击穿电压较低，可能不再可能使用单个晶体管或其他组件作为保护。Mentor公司的Hogan说:“在高级节点上，需要更多的设备来防止ESD。虽然芯片可能能够承受旧进程上的高电压，但它不能在新的进程上。因此，需要的不是一个设备，而是多个设备的堆栈。虽然整体电压保护保持不变，但该电压被分散到多个设备上，以防止其中任何一个设备击穿。

图1:在高级节点上使用多个ESD保护设备变得越来越必要，以便在任何单个设备上看到的电压保持在击穿以下。如果该器件是线性的，那么两个相同的器件将分裂电压，如图所示。在实践中，这些往往是主动设备，所以分裂可能不在中间。资料来源:Bryon Moyer/Semiconductor Engineering

这些设备中的每一个都必须能够处理ESD事件产生的高电流，所以每个设备都必须很大。因此，整个电路消耗了大量昂贵的硅。

ESD事件不知道或不关心设备构建在什么进程上，因此很难仅为高级节点降低电压规格。如果一个较低的电压在一个高级节点上足够好，那么它在一个较老的节点上也应该足够好。

尽管向较低水平的推进是由数据驱动的，但已经有一些成熟的公司已经达到了比拟议中的新水平更高的水平。出于竞争原因，即使标准改变，他们也不愿减少人数。Keppens指出:“一些客户出于竞争的考虑，推动了更高的水平。

这可能会让其他公司陷入困境，因为它们可能因此而失去一个插座。霍根说:“如果你是一家拥有4千伏保护的老牌公司，而一篇论文说你只需要1千伏，选择设备的人可能仍然倾向于4千伏的部分，因为它是一个更高的数字。”因此，新的、较低的标准需要很长时间才能生效。

每个芯片级标准——JEDEC和AEC，针对这两种型号——提供了测试方法和对芯片进行分类的方法，以及每个规格的评级系统。表1总结了这些标准。这些标准不需要任何芯片。他们只是提供评级。由客户决定他们需要什么。

表1:根据JEDEC和AEC对HBM和CDM的ESD稳健性进行评级。资料来源:JS-001, JS-002, AEC-Q100-002, AEC-Q100-11

清洁发展机制的测试似乎相对令人担忧，因为该行业发现很难进行具有可重复结果的测试。还有许多变量会影响测试，比如包的大小。目前正在进行改善这种情况的工作。

还有另一类引脚也得到了特殊处理——模拟和射频引脚。电容式ESD保护电路会影响信号的行为，使其难以给予充分的保护。“射频是最困难的事情，”德容说。“人们负担不起任何额外的电容。你能做的不多。这是不可避免的。客户明白这一点。”

先进包装的影响
这就把我们带到了芯片/系统灰色地带先进的包装．只有最大的公司才会在这个早期阶段制造这些设备，而且并不总是一帆风顺。Ansys的Srinavasan说:“有些人在ESD和锁存方面遇到了问题。

芯片级保护的理念是确保芯片在系统制造过程中存活下来。系统级ESD背后的思想是保护单元的运行寿命。对于芯片级，所有引脚都是脆弱的。但对于系统级，只有退出系统的信号是脆弱的。

这就建立了一个系统级的概念，即暴露的信号需要高度保护，但内部信号不需要。它可以应用于高级封装，其中封装内的芯片到芯片连接可能需要比将退出封装的信号更低的保护。Keppens说:“使用先进的封装技术，芯片到芯片的信号可以减少静电放电。”

但从外部看，外部信号就像任何其他芯片信号一样，当封装安装在电路板上时，它们需要在制造过程中存活下来。所以芯片级和系统级的ESD概念都适用于这里。

不过，事情并没有那么简单。单片芯片有一个后硅组装步骤，即当它们进入电路板时。高级封装中的芯片有两个步骤——第一步是将芯片与其他芯片组装到高级封装中，然后是将完整的高级封装组装到电路板上。

第二步意味着面向外部的信号必须具有标准的芯片级保护(或更高级别)。但是，如果内部信号仍然需要在封装过程中存活，它们如何才能具有较低的ESD保护呢?Chen指出，先进的封装发生在大型铸造厂或封装厂，这些工厂的环境控制得非常好，这比电路板组装厂可能拥有的要多。因此，没有离开包装的骰子信号的ESD水平可能比那些将离开包装的信号低。

然而，这并不意味着内部信号不需要保护。虽然他们可能不需要一个全面的解决方案，但Srinavasan指出，他们仍然需要清洁发展机制的二级保护。

Chen指出了在内部信号上指定ESD的另一个实际限制，许多内部信号连接到一个插入器通过micro-bumps。在这一点上，测试微碰撞信号是不可能的，因为它们太小，彼此太近，无法将ESD事件隔离为单个信号。

保护电路正在变化
ESD保护电路多年来一直保持一致，但久经考验的方法不再可靠。Keppens说:“由于设计规则和高电阻金属触点等原因，ESD电路的设计变得越来越复杂。”

传统电路通常依赖于众所周知的接地门NMOS (ggNMOS)晶体管的闪回特性。但现在晶圆之间的差异已经足够大，以至于有人说它不再是finFET或硅绝缘体(SOI)工艺的可靠机制。此外，失效电流较小，漏电较大。

根据Keppens的说法，关于前进的最佳方式有两个主要阵营。一种是提倡使用堆叠二极管来处理更高的栅极电压和大量电流。这些二极管从销到轨，并由有源轨对轨夹支撑，因此这种方法被称为“基于轨的”。

另一种方法是使用某种类型的快照设备，如可控硅整流器(SCR，也称为“可控硅”)。这种方法被称为“基于垫子”。Keppens表示，scr可以用更小的结面积处理相同的大电流，从而减少泄漏。但de Jong表示，在最先进的节点中，scr已经不再可用，虽然ggNMOS晶体管仍然可用，但它们必须非常大才能工作良好。但它们有时是需要的:“然后你就可以有一个‘故障安全’I/O，”de Jong指出，他指的是一些系统级规格强加的要求。

基于衬垫的方法仍然具有轨对轨夹，但它不能像基于导轨的方法那样对衬垫进行保护。

图2:ESD保护电路的两种简化方法。左边显示了一种“基于衬垫”的方法，使用了某种类型的快照设备，如SCR或ggNMOS晶体管。右图显示了使用堆叠二极管的“基于轨道的”方法。资料来源:Bryon Moyer/Semiconductor Engineering

虽然这些电路可以保护任何一种ESD模型，但通常有一种用于HBM的电路和另一种用于CDM的电路。串联电阻可以添加在任何情况下，以帮助划分总体电压，如果击穿是一个问题。

还有一个变化是将保护电路移到电路的核心，而不是严格地放在外围。这可能需要保护一些脆弱的内部电路。Cadence公司多物理系统分析产品管理总监Jerry Zhao指出:“一些保护电路正在进入超敏感器件的模具中。

ESD预硅测试
在制造硅之前，验证ESD保护电路是可能的。验证工具的目标是为测试条件提供自动化，但是这对于HBM来说要比CDM容易得多。CDM受到环境的影响，因此需要芯片和封装衬底信息来进行合理的仿真。此外，峰值电流发生得非常快，使得完整的暂态分析对于真实的模拟是必要的。

Srinavasan说，与尝试自动化困难的模拟不同，规则检查是使用物理和电气规则作为正确CDM保护的代理来执行的。这种方法并不适用于整个芯片，但当有特殊的引脚(如RF引脚)，ESD电路可能会影响信号行为时，这种分析可以帮助在单引脚的基础上找到最佳的平衡。

规则检查没有给出定量的答案。然而，这也为设计师指明了可能需要更多关注的领域。Srinavasan说:“这需要大量的设计师和ESD专业知识。

赵指出了类似的方法。“分析工具可以转储一堆违规的细节。它们也可以在布局上看到，“这样设计师就可以明确地知道哪里需要改进。

多模分析也是一种趋势，这对高级封装尤为重要。但这种方法还处于早期阶段。“现在非常特别。没有标准化，”斯里纳瓦桑说。

动态分析也在尝试中:“大多数人做静态分析，”赵说。“有些人也在做动态。”

ESD曾经是专门从事该专业的部门的专家的领域。“人们一直把ESD看作是别人的问题，”Srinavasan说。

但这种情况正在改变。“越来越多的设计团队拥有ESD专家，”赵说。

霍根表示同意。“人们越来越重视ESD和闭锁。它不再是公司的一个专家。这正在成为一种共同的责任。”