中文 英语

标签:静电放电

通过行业标准检查确保ESD保护验证
通过马克陶菲克- 2022年12月21日-意见:0

电子设计自动化(EDA)静电放电(ESD)防护的验证是一项复杂的任务。不同的集成电路设计公司使用不同的ESD防护方法、不同的设计流程和不同的验证工具。为了建立一个一致和全面的ESD EDA验证流程，ESD协会(ESDA)提供了ESD遵从性建议。»阅读更多

你是否注意到你的ESD设计窗口?
通过Derong严- 2022年11月10日-评论:0

由于晶体管尺寸和氧化层厚度的不断缩小，集成电路(IC)芯片设计中的静电放电(ESD)问题在先进的半导体工艺节点上变得更加关键。有许多ESD设计规则和流程，设计人员检查常见的ESD问题，如拓扑检查是否存在ESD保护器件，电流密度(CD)检查…»阅读更多

2.5/3D IC可靠性验证取得了长足进展
通过蒂娜Medhat- 2022年8月1日-评论:0

2.5D/3D集成电路(IC)已经发展成为许多IC设计和集成挑战的创新解决方案。如图1所示，2.5D ic有多个晶片并排放置在无源硅中间片上。插入物放置在球栅阵列(BGA)有机衬底上。微凸点连接每个die到interposer，和倒装芯片(C4)凸点连接interposer到…»阅读更多

上下文感知SPICE仿真提高了ESD分析的保真度
通过奈尔Natekar- 2022年2月10日-评论:0

静电放电(ESD)是集成电路(IC)设计的一个主要可靠性问题。由于IC设计的复杂性和晶体管数量的不断增长，ESD验证在高级节点上被证明是一个重大挑战。采用寄生提取和SPICE仿真的传统ESD验证方法在实际运行中无法提供仿真结果。»阅读更多

我们能有效地自动化2.5/3D IC ESD防护验证吗?
通过蒂娜Medhat- 2021年9月23日-评论:0

对ESD事件的保护(通常称为ESD鲁棒性)是集成电路(IC)设计和验证的一个极其重要的方面，包括2.5/3D设计。ESD事件由于两个带电物体之间突然和意外的电流流动而对ic造成严重损坏。这种电流可能是由接触、短路或介电损伤引起的。»阅读更多

最短路径欺骗
通过Derong严- 2021年9月9日-评论

在集成电路(IC)芯片的制造、组装和使用过程中，如果对电路保护不当，积聚的静电放电(ESD)会损坏IC电路[1]。为了防止这种损坏，ESD保护装置被设计到电路中，这样它们将创建一个低阻抗路径，通过转移多余的电压和电流来限制峰值电压和电流。»阅读更多

通过gpio满足汽车功能安全要求
通过卢甘地- 2021年5月6日-意见

汽车原始设备制造商正在构建先进的驾驶辅助系统(ADAS)来提高安全性。ADAS系统必须满足严格的性能、功耗和成本要求，因此构成ADAS和乘客安全系统的片上系统(soc)集成了先进的协议，并建立在领先的finFET工艺技术上。这种新型ADAS soc的设计师面临的挑战是满足IS…»阅读更多

未来将面临许多Chiplet挑战
通过布莱恩•贝利- 2021年4月12日-意见:0

在过去的几个月里，半导体工程研究了2.5D和3D系统设计的几个方面，新兴的标准和行业正在采取的措施，以使其得到更广泛的采用。这最后一篇文章主要关注潜在的问题，以及在该技术进入大众市场之前仍然需要解决的问题。高级包装被视为……»阅读更多

ESD P2P和CD验证并不难
通过Abdellah Bakhali- 2020年11月24日-评论:0

作为设计人员或验证工程师，您一直在与集成电路(IC)设计中的静电放电(ESD)效应作斗争。ESD是一个令人沮丧的问题，甚至可以挑战最有经验的设计师。一旦IC进入市场，意外的电气短路将导致立即故障或电介质击穿将导致逐渐的电路度。»阅读更多

普通电阻是否影响模拟设计的可靠性和性能?
通过Hossam Sarhan- 2020年6月11日-评论:0

集成电路(IC)设计的可靠性一直是市场成功的重要和必要因素。毕竟，如果没有人能指望你的产品能按照设计的那样运行，那么就不会有很多买家!然而，考虑到设计应用的类型和复杂性的增加，再加上提前制造的技术挑战日益增加……»阅读更多

←老帖子

  • 赞助商

关于

导航

与我们联系

版权所有©2013-2023 SMG |服务条款|隐私政策
Baidu