通过行业标准检查确保ESD保护验证

电子设计自动化(EDA)静电放电(ESD)防护的验证是一项复杂的任务。不同的集成电路设计公司使用不同的ESD防护方法、不同的设计流程和不同的验证工具。为了建立一致和全面的ESD EDA验证流程，ESD协会(ESDA)提供了ESD合规性检查建议。预编码的包装检查允许设计公司实现快速，高效的ESD验证，而不需要编码和维护他们自己的检查。

静电放电(ESD)是两个物体接触时产生的静电电流。ESD的一个常见例子是当我们走过地毯并触摸金属门把手时所受到的电击。ESD事件的一个更有力的例子是雷击。除非你经常在雷雨天站在外面举着金属杆，否则你遇到的大多数ESD事件的影响都可以忽略不计。不幸的是，半导体行业并非如此。

在半导体行业的许多情况下，ESD事件是一个代价高昂的问题。大多数电子设备很容易受到低电压ESD事件的损坏。出于这个原因，电子元件生产商在整个制造过程、测试、运输和产品使用中都采取措施避免ESD事件。例如，操作设备时应佩戴防静电腕带或穿防静电鞋，或站在防静电地毯上，以确保静电进入地面而不是设备内部。敏感设备的储存和运输材料可以保护该设备不吸收电荷。

为了在集成电路(IC)级别上提供类似的保护，设计公司在设备设计中包含ESD保护电路。ESD事件会损坏IC电路，从而降低设备性能或导致完全故障，因此保护IC免受ESD影响是IC设计过程中的重要组成部分。然而，为了确保这些保护电路按预期工作，设计人员必须根据定义这些电路的正确构造和放置的设计规则来验证它们的结构。

在过去，许多公司编写和维护自己的ESD规则和检查，这是一项耗时和资源密集型的操作，需要ESD保护设计和规则编写方面的大量专业知识。这种方法正在改变，并得到了一些行业组织的帮助和指导防静电协会(ESDA)。

防静电协会

ESDA是一个自愿的专业协会，致力于促进对ESD避免理论和实践的理解。为了为电子设计自动化(EDA)行业和ESD设计界提供指导方针，并建立一个全面的ESD EDA验证流程，以满足现代ESD设计挑战，ESDA提供了一个重要设计规则的标准化列表和相应的合规性检查，以帮助IC设计团队保护其布局免受ESD事件[1]造成的破坏。

根据ESDA，一个理想的EDA ESD验证流程应该包括:

• 广泛的检查范围，包括ESD检查在所有IC设计阶段，以防止在设计的高级阶段电路块的变化
• 将自动化ESD检查集成到设计流程和设计规则验证环境中，使IC设计人员可以直接执行所需的检查，最大限度地减少设计公司手动代码检查的需求
• 清楚和翔实的描述检查违规，以支持快速，准确的调试

ESDA规则

IC设计中所有级别的潜在ESD都必须评估和验证，从器件级到全芯片级。ESDA规则分为四个主要检查类别，每个类别都侧重于特定的可靠性目标:

• 保护电路
• 细胞水平
• Intra-power域
• Inter-power域

通过提供这些规则及其相关的检查，ESDA帮助设计公司在所有设计和技术节点上实现标准化的、彻底的ESD验证，同时最大限度地减少自定义检查编码和维护的需求。

受保护电路检查

受保护电路检查定义了在ESD事件中容易失效的通用拓扑，并验证它们是否得到了适当的保护[1]。这些拓扑结构的例子包括衬垫连接的栅极氧化物，去耦电容器，沿功率跨域路径的栅极和弱器件。弱器件包括含有金属氧化物半导体(MOS)技术的器件(例如，DeNMOS, LDMOS等)，这意味着它们具有非常高的阻抗，不允许电荷以更可控的方式消散，或者具有较小宽度的器件，这使它们对ESD影响非常敏感。图1列出了ESDA保护的电路检查。

图1:ESDA保护电路检查。检查基于ESDA分配的规则编号进行命名。

具有检查

单元级ESD检查的重点是验证独立单元内预期的ESD保护路径。它们主要由过程、ESD设计和锁存设计规则定义。一套强有力的基本技术流程规则，明确定义流程和器件材料限制，是单元级ESD验证的必要基础。最佳实践建议建议对ESD单元的原理图设计数据进行这些检查，以便在早期阶段发现任何设计缺陷。然而，某些检查(例如，电阻提取)必须在单元布局[1]上执行。图2列出了ESDA单元级检查。

图2:细胞水平检查。检查基于ESDA分配的规则编号进行命名。

Intra-power-domain检查

电源域内检查用于验证I/O域(同一电源域内的单元)是否符合防静电规则。这些检查从验证最新的知识产权(IP)库版本开始，然后是凸起/保护的放置，然后是I/O组的电阻检查，最后是对每个引脚对组合[1]的电压降进行一阶计算。图3列出了ESDA权力域内检查。

图3:权力域内检查。检查基于ESDA分配的规则编号进行命名。

Inter-power-domain检查

功率域间ESD检查确保芯片上的每个引脚组合都有指定的ESD电流路径，包括属于不同功率域的引脚对。通过确保每个单独的电源域的内部电源域检查的符合性，已经部分解决了ESD电压降的潜在问题。但是，设计人员必须确保在功率域[1]之间放置正确的过渡单元。图4列出了ESDA权力域间检查。

图4:权力域间检查。检查基于ESDA分配的规则编号进行命名。

防静电检查实现

然而，简单地提供ESDA检查只是第一步。对于设计人员来说，理解如何在他们的环境中设置和运行这些检查仍然是一个挑战。为了进一步简化和标准化ESDA检查的使用，电子设计自动化(EDA)公司(如Siemens EDA)将ESDA检查封装成预编码的打包检查，可以轻松地添加到设计团队的可靠性验证流程[2]。

ESD检查调用

为了提供ESDA规则的一致和准确的覆盖，Calibre PERC平台[3]为四个ESD覆盖类别中的每一个提供了预编码的打包检查。设计人员可以使用默认参数或所需修改的范围来调用这些检查，消除了手动编码检查的需要，同时确保覆盖所有专有设计需求。

使用Calibre PERC可靠性平台，设计人员可以将可靠性检查嵌入到现有的设计流程中，作为集成Calibre流程的一部分，用于单元、正方形和全芯片验证[4]。将所有应用程序中以标准验证规则格式(SVRF)和基于Tcl的Tcl验证格式(TVF)语言编码的规则结合在一起，为设计人员提供了满足其设计团队的特定和先进需求所需的灵活性和适应性，同时保证与所有铸造厂的兼容性[5,6]。

结果调试

设计团队可以运行Calibre PERC封装的ESD检查的任何组合，然后使用Calibre RVE结果查看器分析和调试结果。

图5:多个Calibre ESD检查的结果显示在Calibre RVE结果查看器中。

结论

ESD对集成电路的性能和可靠性来说是一个非常现实和现实的危险。ESDA为EDA行业和ESD设计界提供了指南，以建立一个全面的EDA验证流程，满足现代集成电路[1]的ESD设计验证挑战。来自西门子EDA的Calibre PERC打包ESDA检查等预编码检查提供了一种快速准确地应用ESDA指南的方法，使设计人员能够在任何设计级别的任何技术节点上运行全面的ESD验证。通过使用EDA选项，如Calibre PERC封装ESDA检查，设计人员可以实现快速、准确的ESD可靠性验证，同时缩短上市时间。

参考文献

1. EDA工具工作组(2014)，“ESD电子设计自动化检查(ESD TR18.0-01-14)”，纽约:静电放电协会，2015年1月，https://www.esda.org/store/standards/product/4/esd-tr18-0-01-14
2. Hossam Sarhan“可配置、易于使用、打包的可靠性检查”，西门子数字工业软件公司。2019年3月。https://resources.sw.siemens.com/en-US/white-paperconfigurable-easy-to-use-packaged-reliability-checks
3. Calibre PERC可靠性平台，西门子数字工业软件。2017年9月。https://resources.sw.siemens.com/en-US/fact-sheet-calibre-perc
4. Abdellah Bakhali。“用基于细胞的P2P/CD验证评估ESD稳健性”西门子数字工业软件。2020年9月。https://resources.sw.siemens.com/en-US/white-paper-evaluate-esd-robustness-with-cell-based-p2p-cd-verification
5. Derong燕。“确保强大的ESD保护IC设计”西门子数字工业软件。2017年10月。https://resources.sw.siemens.com/en-US/white-paper-ensuring-robust-esd-protection-in-ic-designs
6. Derong燕。“检查IC设计中的ESD路径电阻”西门子数字工业软件。2020年4月。https://resources.sw.siemens.com/en-US/white-paper-checking-esd-path-resistance-in-ic-designs