未来将面临许多Chiplet挑战

在过去的几个月里，半导体工程研究了2.5D和3D的几个方面系统设计,新兴标准以及该行业正在采取的措施广泛的采用．这最后一篇文章主要关注潜在的问题，以及在该技术进入大众市场之前仍然需要解决的问题。

先进的包装被认为是保持摩尔定律的最有可能的途径，但仍有几个挑战需要克服，还有几个不知情的潜在陷阱。其中一些是技术方面的，一些是业务方面的，还有一些只是因为必要的技能今天是分布的，这意味着竖井可能会造成知识差距。

到目前为止，大部分重点都放在了功能上，包括设计应该如何分区，以及如何在逻辑上将它们拼接在一起。这方面的大部分工作都体现在几家垂直整合公司的产品中，这些公司在进行必要的分析时，通常会应用传统的工具链。但只有当你能完全访问设计的所有部分时，这才会起作用，这就是为什么idm是第一个出来的原因chiplets．

“它远远超出了简单的功能，”at的产品营销总监马克•斯温宁(Marc Swinnen)表示有限元分析软件．“必须对整个系统进行电磁、热、信号完整性、翘曲和机械应力分析。它们都必须被一致分析，这将推动EDA设计流程的重大变化。”

在包装领域有一系列的开发活动。“芯片是一种逻辑上划分你的系统的方式，而不是包装，作为一种物理上把东西放在一起的方式，”约翰帕克说，产品管理组主管IC包装和跨平台解决方案节奏．“在我看来，他们是不同的。当你使用无凸点堆叠时，现在的小芯片就不起作用了，因为它们使用的是微凸点。你可以把小芯片的世界和3D堆叠的未来分开。它们是松散耦合的，但它们不是一回事。”

图1:使用插入器的基于芯片的系统。来源:节奏

不过，芯片和3D确实有许多共同的问题。“有很多种芯片组装形式，据我所知，没有一种是支持电源或热建模的，”该公司产品营销总监肯尼思•拉森(Kenneth Larsen)表示Synopsys对此．“当你开始把东西堆叠在一起时，这基本上就是你想要的。散热是一个巨大的问题，为芯片供电的电源分配也是如此。”

这个行业完全同意这一点。“致命的问题3 d-ic就是功耗，”Ansys的斯温宁说。“在芯片行业中，温度分析通常是事后才考虑的，尽管它在系统级和板级设计中更为普遍。它现在正成为3D设计师的前沿和中心。你需要更复杂的热分析。温度的边界条件，配电网络的电力设定点，在这些大型结构中非常复杂，所有这些都必须一起模拟才能收敛到一个解决方案。”

热分析也只是个开始。Swinnen补充道:“一旦你完成了功率和热分析，你就可以评估这些元素的差异膨胀。”“这引发了关于翘曲、热膨胀和这些设计的机械完整性的问题。”

对于现有的芯片开发团队来说，还有未知的未知。CHIPS联盟执行董事Rob Mains说:“这些都让后端工程师、物理设计工程师或与流程相关的流程工程师在一定程度上感到不安。”“建筑师会提出一些在纸上听起来不错的想法，但这些想法可能并不实际。当你开始引入后端人员，包括物理设计团队、电气分析团队或工艺工程团队、包装团队时，这些担忧就开始显现出来了。”

将小芯片组装在一起有几个问题。其中一个是关于物理尺寸的。“零碎部件的大小是个问题，”微软的研究员兼系统架构师迈克尔•弗兰克(Michael Frank)表示Arteris IP．“也许小芯片的问题更小2.5 d在那里，东西被安装在一个基板上，但它为3D增加了额外的挑战。我们不再处理砂砾。它是沙粒，甚至是沙粒。建立董事会更稳健。”

处理不仅仅是维度。Synopsys公司高速SerDes高级产品经理Manmeet Walia说:“光互联论坛(OIF)正在研究这些问题。“他们正在定义静电放电以(ESD)标准为例。它比现有的芯片对芯片环境轻得多，保护措施也少得多。”

芯片的灵敏度和健壮性需要特殊处理。“在运输过程中，它们必须在干燥的氮气中运输，以保护它们，”Arteris的弗兰克说。“每件事都有不同的规模，但一个建立了数百万系统的人可能能够处理它。看看现有的保护芯片的机制。如果你有一个5nm的芯片，即使是3V也无法接近它，因为氧化物无法承受。另外，这些芯片的防静电保护只有在通电的情况下才能发挥作用。当它没有通电时，它完全容易受到ESD的影响。”

另一个被提及但尚未解决的问题是测试。在装配前如何确保模具是好的，以及如何测试整个装配也是好的?”内建自测(BiST)一直是soc的一个重要需求，而自我测试的能力对于芯片在系统中使用是至关重要的，”Ashraf Takla说Mixel．“在晶圆级和组装后对芯片进行测试是强制性的。这些测试要求与汽车和医疗等其他应用类似。”

小芯片需要不同的测试方法。Walia说:“IP必须带有繁重的测试和诊断功能。“他们必须这么做，因为没有任何东西能从死穴外面出来。所有的测试都需要在模具内完成。甚至当我们看我们自己的测试芯片，我们自己包装的测试芯片，连接器上什么都没有出来。一切都在模具内完成。它们提供了许多测试特性，而不仅仅是标准的BiST和环回。我们需要有很多不同的方法来对这些ip进行压力测试，比如扫描参考、电压和非破坏性的眼睛。除了测试和已知的好模具问题，我们还必须建立冗余，因为一旦你建立了一个完整的包，其中包含了插入物或有机基板，每个都是100美元。即使你把这些包裹放在一起，在这个过程中也会有电线断裂。”

除了工业解决方案外，DARPA项目还试图解决其中一些问题。“最先进的异构集成原型(SHIP)计划包括能够创建包装和测试所需的所有技术，”微软可编程解决方案集团CTO办公室高级主管Jose Alvarez说英特尔．“还有Rapid Assured Microelectronics prototyping (RAMP)，它正在寻求改进微电子物理后端设计方法。这发出了一个明确的信息，即美国政府非常鼓励国内半导体行业达到长期可持续的水平。”

IP变更
芯片当然带来了新的挑战，但也为知识产权产业提供了新的机遇。“由于2.5D芯片不会从根本上改变大多数组件IP的性质，如cpu、gpu或npu，因此这种IP的设计或验证方法没有变化，”Peter Greenhalgh说手臂．“对于一致的互连设计和验证，需要一些额外的步骤来确保芯片环境的可扩展性，但这并不重要。随着行业向3D整合发展，我们将有更多机会在不同领域划分IP。”

要实现这一点，还需要其他模型。Swinnen说:“你需要能够将芯片发送给其他公司，并获得足够的描述，这样他们才能将其紧密地整合到他们的设计中。”“与此同时，你需要保护自己的IP。这与今天出售的知识产权没有太大不同，在那里你也有保密协议和可以解决的专有问题。有技术问题和一些法律方面的问题。而且必须有技术标准，人们可以围绕这些标准创建一个市场。”

这些市场还不存在。“什么类型的信息应该在芯片目录中?”Ansys首席应用工程师Chris Ortiz问道。“有标准吗?做热分析或功率分析需要哪些信息?这是必要的信息，可以帮助人们决定他们可以使用哪种类型的包装。如果是相当简单的，他们可能只需要看看热，并得出结论，他们可以使用一些相当便宜的包。或者，你是否需要采用更昂贵的CoWoS(台积电的晶圆基板上的芯片)类型的设计，或硅中间体类型的设计?”

当制造和处理问题与IP结合在一起时，甚至不清楚谁将是IP公司。Cadence IP Group的产品营销总监Wendy Wu说:“可能是设计公司已经在销售芯片了。这些是我们今天的IP客户，现在我开始看到他们在研究芯片领域。他们想要我们的一些接口IP，然后将其与他们的核心IP结合起来。他们可以从IP公司购买设计，然后进行生产、测试和维护库存。这可能是一个相当可行的模式。”

不仅需要标准，而且零件的标准化也可能是必要的。“OCP ODSA小组是一个行业范围内的合作，致力于开发标准，以推动独立供应商的芯片互操作性，”Tony Mastroianni说，先进的封装解决方案总监西门子EDA．他们已经建立了芯片设计交流(CDX)工作组，专注于标准化芯片模型、实施工作流程和测试方法。CDX工作组正在积极研究这些标准，但需要时间来巩固标准，提供设计和测试流程，然后由芯片供应商采用。”

商业模式
芯片的商业模式高度依赖于市场规模。“你需要一个生态系统和基础设施来提供单个芯片，”弗兰克说。这个市场足够大吗?想想制作基板、制造芯片——成本高得令人望而却步，尤其是在先进技术方面。”

由于出现了多种接口标准，这变得更加困难。Swinnen说道:“如果你基于束线(BoW)设计了一些内容，那么它便不能用于其他环境中。“你不能把同样的芯片用普通的包装包装起来，然后在普通市场上出售，因为它只适用于芯片的环境。你必须为特定的市场设计芯片，这就引出了先有鸡还是先有蛋的问题。除非有市场，否则谁会那样设计芯片呢?如果没有芯片，谁来建立市场呢?”

大公司希望实现这一点。英特尔的阿尔瓦雷斯说:“我们需要建立一个更大的生态系统，让它真正接管整个行业，这是我们感兴趣的。”“这就是我们对开源感兴趣的原因。这就是我们有兴趣与CHIPS联盟合作的原因。”

工具和流程
今天所构建的工具和方法主要是从现有功能中拼凑出来的。西门子的Mastroianni表示:“除了标准化模型和测试方法以及已建立的芯片生态系统外，EDA供应商还需要提供更全面、集成的设计流程解决方案，以支持更广泛的设计社区。”“这将包括系统级设计和验证、高级封装设计和分析、IC设计和分析、DFT和测试工具、方法和基础设施的集成。单一的EDA供应商不太可能为所有这些技术提供一流的解决方案，因此开放的、可配置的方法可能会占上风。这将是一个艰巨的挑战，而推动一个基础广泛的3D解决方案将更具挑战性。”

同化表示同意。“我不认为这个行业能够通过现有的工具和一些附加功能来实现3D-IC。这是电子设计自动化市场的下一个拐点。我们在过去也遇到过拐点，比如IP的加入。我们已经把finFET作为一个技术拐点。3D-IC设计是下一个拐点，它很快就会出现在你身边。”

这里也可能需要心态的改变。“这是怎么回事?”EDA行业不仅在3D中解决更大的概念，而且在这种分解的环境中，”Alvarez问道。“它是如何使设计以更加敏捷和灵活的方式构建的?它是如何使我们能够比现在更快地进入市场的?”

最重要的是，这些工具必须能够处理更大的上下文。Swinnen说:“其中一个问题是容量。“虽然我们今天拥有的一些非常大的芯片分析起来计算密集型，但现在你将把三到四个芯片放在一起，再加上一个中间插入器，然后一起分析整个系统。这进一步引发了容量问题。我们讨论的是电磁效应，通常是非局部的，比如块周围的保护环或模具周围的耦合。它们都有非局域电磁效应。信号完整性变得更加复杂。这不仅仅是芯片，而是中间体，TSV，封装——所有这些都必须集成在一起。”

正如经常发生的那样，抽象可能是工具和IP的前进方向。“这些系统的规模需要一定程度的抽象，特别是当你考虑热的时候，”Swinnen补充道。“对于3D封装分析，你不需要知道每个栅极的热数据，但你需要知道芯片如何反应，以及芯片的哪些区域正在变暖。这就引出了降阶模型(rom)。这些肯定是分析这些数据以及在IP提供商和集成商之间交换数据的完整图景的一部分。”

结论
虽然要实现芯片的完整的、商业上可行的市场还有许多障碍，而且系统设计可以充分利用它们，但业界有很大一部分人希望看到它发生。软IP市场的创建并不容易，但它彻底改变了整个行业。对于以芯片形式存在的物理IP来说，情况也是如此。没有任何挑战是无法克服的，一些障碍已经在逐渐消除。

但是芯片能在多长时间内成为产业的一部分还不清楚。我们可以期待在几年内看到重要的公告，尽管还不确定这会推动它成为创建系统的主要方式。一些重要的人相信这个概念，但今天有更多的人持观望态度。

相关的
设计2.5D系统
使用中间体连接模具需要新的和修改的工艺，以及组织结构的变化。
等待芯片标准
要使小芯片成为长期成功的可行策略，就需要一个生态系统，而生态系统是围绕标准建立的。这些标准今天开始出现。
给大众的小纸片
小芯片在技术上和商业上都是可行的，但还没有进入大多数市场。生态系统是如何建立的?