等待芯片标准

对芯片的需求和渴望正在增加，但对大多数公司来说，这种转变将缓慢发生，直到成熟的标准到位。

互操作性和兼容性依赖于供应链的许多层和部分达成一致。不幸的是，分散的行业需求可能导致过多的解决方案。

标准总是能增加专业化。在芯片行业的早期，一家公司必须设计、实现和制造所有东西。对于大多数公司来说，通过定义良好的接口和模型(如pdk、BSIM模型和库)，制造与设计分离开来。

的出现知识产权工业使公司能够专注于系统的设计和提供差异化的部分，但他们仍然必须自己完成大部分的实现。在IP提供商和消费者之间传输的互连标准和模型使这成为可能。

今天，我们正处于另一个专业化水平的尖端，公司将只设计系统-并设计和实现提供差异化的系统部分-而不必担心设计的商品部分的实现或制造。这些将以。形式提供chiplets，这些都是完全实现的，可以用定制的硅组装成一个系统。为了达到这个目标，这个行业需要一些新的标准。

开创性的工作是由拥有系统和芯片的大型系统公司完成的。(见图1。)这使他们能够制作更大或更模块化的产品，并在此过程中解决许多问题。他们开发了制造这些系统的专有方法。

不出所料，这些解决方案存在显著差异。OpenFive的SoC IP产品营销高级总监科坦•梅塔表示:“这个行业被划分为一系列产品，仅仅是因为ASIC公司有需求。“他们正在制造定制芯片，他们想要马上解决方案。他们不想等待标准的发展和进化。因此，所有这些公司都在开发并验证专有实现。”

图1:2.5D集成的一些早期先驱。来源:OpenFive

第一个部分开放的系统，其中IP和系统由不同的公司开发，已经出现高带宽存储器(HBM)。在这里,动态随机存取记忆体由一家公司提供，在另一家公司设计的系统中使用，并由第三家公司打包。这为受限制的应用程序提供了一种解决方案，还有其他制造/封装技术也专注于使内存更接近逻辑。

当逻辑可以使用现成的芯片连接到其他逻辑时，将会有更大的收获。这将打破所有东西都必须在同一技术节点上制造的限制。虽然可靠性问题仍然存在，但由于存在差异膨胀和翘曲等问题，这些问题可能会随着时间的推移得到解决。此外，可行的商业模式还没有开发出来。

对小芯片的需求来自几个方面。CHIPS联盟执行董事罗布•曼恩斯表示:“这是一个真正的机会，可以帮助缓解企业在这一领域看到的许多挑战。”“它需要一个标准化的界面。它需要一个标准化的PHY。它必须为特定的芯片工艺技术或封装技术实例化。然后它需要一个EDA生态系统来配合。DARPA的愿景是正确的，这是一个与全球设计团队建立教育水平的问题。这将带来对好处的理解，并在一定程度上保证它将产生有效的结果。”

这不是当今行业的现状。这更接近于计算机科学家Andrew Tanenbaum的观察，“标准的好处是有很多选择。”然而，随着越来越多的参与者试图整合该领域，并处理将制造和包装与电气标准绑定在一起的问题，这种情况开始发生变化。需要协议来确保跨系统的数据完整性。除此之外，还有许多其他问题需要解决，比如物理布局、电源传输网络、测试、调试、监控等等。其中一些目前正在调查中。

之前的文章从整体上看推动芯片，以及对开发流程．本文的重点是可能使市场发展的不断发展的标准，尽管它绝不是对每个人的立场或他们之间的关系的完整说明。

物理层
从单独封装并放置在一块板上的芯片，到集成多个芯片的封装，极大地改变了互连方式。“传统的ASIC有大的I/O驱动器，必须通过封装，板和外部接口驱动信号，”Tony Mastroianni说，高级封装解决方案总监西门子EDA．“这可能从几十毫米到几米不等。2.5 ddie-to-die接口部署了更小的I/O驱动器，只需要通过中间体将水平连接驱动到相邻的模具，这可能是几十到几百微米的量级。3D die-to-die接口部署了更小的I/O驱动器，只需要将垂直连接直接驱动到堆叠在上面或下面的模具。这些可能在几到几百纳米的量级上。2.5和3D方法所固有的更低的驱动器强度和更短的迹线长度，可以显著降低功率并增加I/O带宽，从而提高能源效率(pJ/bit)的数量级。”

在这一点上有几个可用的选项。“芯片集成的一种方法完全避免了精细几何互连的使用，”标准副总裁Brian Holden说Kandou．“通过这种方法，小芯片之间的互连只是有机封装衬底。这避免了复杂的制造过程，以及与硅中间体相关的额外成本和良率损失。低功耗超短距离(USR) serde用于实现芯片之间的高速互连。”

物理接口提供解决方案。“当你把模具分解成多个模具时，你可以把它放在基板上，也可以放在中间片上，”OpenFive的Mehta说。“这造成了很大的区别。与一个插入器你可以做成千上万个信号，而用基板你最多只能做几百个。例如，如果客户正在实现一个同样具有HBM的大型模具，那么他们别无选择，只能在一个中间体上实现它。这将引导您走向并行接口，因为插入器将容纳数千个信号。”

英特尔已经围绕其嵌入式多模互连桥(EMIB)开发了自己的芯片策略。EMIB没有使用2.5D方法中常见的大型硅中间层，而是使用了具有多个路由层的非常小的桥接。这座桥是作为基材制造过程的一部分嵌入的。

并行还是串行?
并行和串行之间的争论可能会持续很长一段时间，而且不太可能有一个单一的解决方案。每个不断发展的标准都是许多不同因素之间的权衡。

“客户真正关心的是尽可能低的延迟，尽可能低的功率，海滨带宽，覆盖范围方面的性能，然后是成本，这基本上是产量，”Manmeet Walia解释说，该公司负责高速SerDes的高级产品经理Synopsys对此．

图2:定义可接受的接口。来源:节奏

标准正朝着几个方向发展，以优化各种设计因素。“串行连接使用非常轻量级的SerDes，”Walia说。“它们具有极简的物理物理量，并且您不需要任何决策反馈均衡—只需基于DLL时钟的转发方法。”

该系列标准由光互联论坛(OIF)推动。他说:“这被称为112G USR，或超短到达(XSR)链路。”“这些协议应该在2021年得到批准。但请记住，活动不会以标准的批准为基础。它们是基于标准可用的草案进行的。OIF汇票现在可用。”

另一方面，还有一些标准方面的努力。首先是开放式高带宽互连(OpenHBI)。这是由开放计算项目(OCP)开放领域特定体系结构(ODSA)子项目领导的一项工作。该协议预计将在今年年中获得批准。

英特尔开发了高级接口总线(AIB)。“AIB 2.0的规范已经在CHIPS联盟GitHub中，”微软可编程解决方案组CTO办公室的高级主管Jose Alvarez说英特尔．“这项工作正在进行中，很快就会发布。我们的目标是每根线每秒4千兆比特，每个接口总共约7.6太比特每秒的带宽。但这不仅仅是带宽本身的问题。这是关于能源效率的。今天我们的能量利用率是每比特0.85皮焦耳。我们达到了0.5皮焦耳/比特，而DARPA PIPES项目想要把它提高到0.1皮焦耳/比特。这是一个更长远的目标，但我们正在朝着这个目标前进。”

许多公司已经部署了一种称为束线(BOW)的方法。GUC在2020年11月的新闻稿中展示了该接口的一些性能数据，并演示了一些性能权衡。它引用了芯片之间的无差错通信，每1毫米海滨全双工0.7 Tbps流量，消耗0.25 pJ/bit。GUCs相信下一代将支持每1毫米海滨1.3 Tbps无差错全双工流量，采用台积电5nm工艺，功耗相同为0.25 pJ/bit。

与串行连接相比如何?GUC表示，并行连接的功耗比通过封装衬底使用超短到达serdes通信的替代解决方案低6到10倍。

协议
在模具之间可靠的数据传输需要的不仅仅是PHY。“未来必须实施更高级别的标准，而不是非常低级的接口标准，”先进系统集成小组负责人兼高效电子部门主管Andy Heinig说弗劳恩霍夫IIS的自适应系统工程部。“这种更高级别的协议可能是面向应用的。它们将是不同的模拟数字应用程序，例如可能在光学前端，或数字加速器，例如将在数据中心用于人工智能应用程序。”

生产力和可重用性来自抽象。“互联的下一层是在通信结构、协议、总线和网络方面，”微软的研究员和系统架构师迈克尔·弗兰克(Michael Frank)说Arteris IP．“CCIX和CXL即将到来。人们正在构建它们，但我没有看到一个标准允许你建立一个由几个相互对话的小芯片组成的系统。”

计算快通CXL是一种用于处理器、内存扩展和加速器的缓存相干互连。2.0规范于2020年11月发布。其目标是维护CPU内存空间和附加设备上内存之间的内存一致性，从而实现资源共享并降低软件堆栈复杂性。

同样的,加速器的缓存相干互连(CCIX)已经从系统内应用程序向包内应用程序迁移。“随着2.5D和芯片的发展，你基本上摆脱了这些较长延迟和高功率的SerDes或接口，并拥有并行接口或非常低延迟的XSR或短范围SerDes，”CCIX联盟技术指导委员会主席、CCIX、CXL和ODSA联盟的技术主管米里尔德·米塔尔(Millind Mittal)说赛灵思公司．“CCIX利用了PCIe的数据链层，但在那之后，它被分离成优化的路径。我们正在定义我们的下一个版本，它正在适应新的传输方式。对于2.0，我们正在考虑适应包内集成选项。(见图3)

图3:CCIX 2.0集成选项。来源CCIX财团

Arm也有一个标准。Walia说:“这是他们拥有相干网状网络(CMN)织物的一部分。”“如果你有两个计算芯片在一个模对模接口上相互通信，那么织物对织物就必须看起来像一块单一的织物。这就是零延迟非常重要的地方。”

不仅仅是信号
为信号接口制定标准很重要，但要制造可重用的芯片，还需要做更多的工作。Walia说道:“我们现在必须定制IP。“这可能意味着移除标准的C4肿块，代之以微型肿块。我们必须以迭代的方式密切合作。我们和客户以及他们的包供应商之间通常会有三到四次迭代。”

其中一些问题正在得到解决。“ODSA和AIB已经提出了一个凹凸图，”Mehta说。“这就决定了SerDes将如何布局，或者平行电线将如何布局。当两个设备都属于同一个客户时，它们有一点灵活性。但如果它不是一个闭环系统，就需要对许多事情制定标准，比如电力和热力。”

电力是个大问题。“你如何通过这些微小的凸起带来100瓦的能量?”公司产品营销总监马克•斯温宁(Marc Swinnen)问道有限元分析软件．“你需要有一个单独的电源分配连接，物理连接方案，厚tsv，或者可以通过芯片传输电源的东西。目前最常用的技术是将所有这些微凸点聚集在一起，形成一个单独的连接。取100个，它们都是V_党卫军或V_dd，它们都协同工作，电流在它们之间被分割。现在你必须进行非常仔细的分析，以确保这些接触点不会过热并导致局部融化。”

需要更多的模型。“我需要一个电源模型，一个热模型，”John Park说，他是英特尔IC封装和跨平台解决方案的产品管理集团总监节奏．“针距标准是什么?”当人们开始考虑芯片到芯片接口的标准时，会有一个清单。我认为这方面不可能有一个标准。可能会有半打，一打，甚至更多。有这么多不同类型的包，没有一个标准可以适用于所有的东西。当然，还有触角。在一个大的设计中可能有几十个，甚至可能有几百个小芯片，如果你用层压板设计，你可能会变得非常大。那么信号需要传播多远呢?”

当大问题得到解决时，新的问题就会冒出来。英特尔的Alvarez说:“通过AIB 2.0，在芯片联盟内，我们为芯片添加了安全等其他概念。”“我们也在寻找处理接口、协议等的其他方式。我们希望为芯片开发提供一个更完整的硬件框架。”

结论
半导体行业正在将专有芯片转变为基于标准的芯片。如今，许多专有解决方案都被交给了标准机构。整个行业正在整合这些解决方案，但只有一定程度的整合是可能的，甚至可能是可取的。

用例将推动建议的采用率，如果取得了初步的成功，更多的用例将朝着这个方向发展。但它们都可能需要不同的标准。灵活性和优化总是很难平衡。

相关的
设计2.5D系统
使用中间体连接模具需要新的和修改的工艺，以及组织结构的变化。
未来将面临许多Chiplet挑战
通过物理IP组装系统正在获得越来越多的关注，但在此之前还需要解决技术、业务和后勤问题。
给大众的小纸片
小芯片在技术上和商业上都是可行的，但还没有进入大多数市场。生态系统是如何建立的?