中文 英语

UCIe真的是通用的吗?


Chiplets正迅速成为克服摩尔定律的放缓,但一个接口是否能够加入他们一起还不清楚。通用Chiplet互连表达(UCIe)认为,将工作,但一些业内人士仍然不服气。至少部分问题是,互连标准是永远不会真正结束。即使在今天,协议……»阅读更多

异构集成创建新的IP的机会


设计知识产权市场一直以不断的变化和发展,但行业趋势异构集成和chiplets创造一些新的挑战和机遇。公司想要在这个领域坚持要求必须灵活,因为会有许多潜在的标准介绍,他们很可能会迅速变化随着行业探索r是什么……»阅读更多

失踪的插入器抽象和标准


SoC的设计和分析基于一个插入器不适合胆小的人的今天,但业内人士认识到面临的挑战,并试图解决这些问题。直到发生这种情况,但是,这将是一个技术,只有大公司可以部署,因为他们需要把一切几乎就好像它是一个死。大型系统建设的使用技术,如ab……»阅读更多

等待Chiplet标准


的需要和渴望chiplets正在增加,但对大多数公司会发生这种转变缓慢,直到证明标准。互操作性和兼容性取决于许多层和段供应链的协议。不幸的是,支离破碎的行业需求可能会导致大量的解决方案。标准总是使越来越专业化。…»阅读更多

新兴的应用和挑战包装


先进的包装是扮演更重要的角色,成为一个更可行的选择开发新系统级芯片设计,但它也给芯片制造商提供了一系列令人困惑的选择,有时价格不菲。汽车、服务器、智能手机和其他系统接受先进包装在一种或另一种形式。对于其他应用程序,它是多余的,和更简单的商品包装……»阅读更多

一种并行转换器解决方案并不适合所有人


早在1960年代,e .租金,当时在IBM工作,注意到针的数量之间的连接P所用集成电路和盖茨G在集成电路的数量。这是一个幂律,针的数量是cGR c和R是常数。实际上,希腊ρ是用来代替传统的r .通常有一个值在0.5和0.8之间。如果R……»阅读更多

人工智能系统的内存访问


内存访问是人工智能系统设计中一个重要的考虑因素。战略营销经理罗恩·洛曼IP Synopsys对此,谈到记忆如何影响整体功耗,为什么分区芯片和芯片外的关键性能和权力,以及这如何改变从云到边缘。»阅读更多

权力影响物理层导致下游的影响


数据移动正迅速成为一个顶尖的设计挑战,并被新芯片体系结构和复杂的生理效应引起的增加密度在multi-chip高级节点和系统。直到引入最新的高带宽内存、转速以及GDDR6,记忆被认为是下一个大瓶颈。但其他计算瓶颈e…»阅读更多

PAM-4之后是什么?


(这是一个部分系列的第2部分。第1部分可以在这里找到。)高速物理信号的未来是不确定的。虽然PAM-4仍然是今天的一个重要标准,人们普遍争论PAM-8是否会成功。这种影响从下一个瓶颈可能会出现在哪里,最好的解决方法,如何芯片,系统和p…»阅读更多

周评:汽车、安全、普适计算


安全许多物联网设备的19个bug被称为Ripple20漏洞。研究人员JSOF发现的安全漏洞库产生牛拉车,Inc .,这是用在许多物联网设备。边缘、云计算、数据中心Rambus交付112 g XSR / USR PHY IP在台积电7海里过程(N7)。chiplets设计并行转换器PHY和co-packaged光学(CPO)架构,des……»阅读更多

←旧的文章
Baidu