中文 英语

制造日期:10月26日


在即将于旧金山举行的IEEE国际电子器件会议(IEDM)上,许多机构将发表关于最新研发技术的论文。该活动将于12月11日至15日举行,涉及先进封装、CMOS图像传感器、互连、晶体管、电力设备和其他技术的论文。在IEDM上,Intel将发表一篇关于GaN-…»阅读更多

评价STI凹槽轮廓控制对先进FinFET性能的影响


形状变化是半导体器件制造和定标过程中最重要的问题之一。这些变化会降低芯片成品率和器件性能。虚拟制造技术可以非常有效、经济地研究剖面变化,避免了生产周期和晶圆成本。在这篇简短的文章中,我们将回顾STI的影响(s…»阅读更多

制造持续时间更长的复杂芯片


半导体工程与Ansys副总裁兼半导体总经理John Lee坐下来讨论先进封装和节点的设计挑战;Synopsys设计集团总经理Shankar Krishnamoorthy;西蒙·伯克,Xilinx杰出的工程师;以及加州大学圣地亚哥分校CSE和ECE教授Andrew Kahng。这个讨论是在Ansys IDEAS co.…»阅读更多

用AFMs测量埃能级


原子力显微镜(AFM)市场的竞争正在升温,一些供应商正在运送新的AFM系统,以解决包装、半导体和其他领域的各种计量挑战。AFM是一个很小但正在发展的领域,已经被雷达所关注,它涉及一个独立的系统,提供结构的表面测量到埃级。(1埃= 0…»阅读更多

GAA晶体管在3/2nm处的影响


芯片行业正准备迎接晶体管结构的另一场变革,gate-全能(GAA) fet取代了3nm及以下的finfet,这给设计团队带来了一系列新的挑战,需要充分理解和解决。GAA fet被认为是finfet的一个进化步骤,但它对设计流程和工具的影响仍然是显著的。GAA fet将提供…»阅读更多

利用虚拟DOE预测先进FinFET技术的处理窗口和器件性能


随着finFET器件工艺规模的不断扩大,微加载控制由于其对成品率和器件性能的显著影响而变得越来越重要[1-2]。当晶圆上的局部刻蚀速率取决于现有的特征尺寸和局部图形密度时,就会发生微加载。Uninten……»阅读更多

在“无法无天”的行业中设计芯片


设计芯片的路标正在消失或变得不那么重要。虽然今天的工程师有更多的定制设计的选择,但他们对什么最适合特定的应用,或者这些努力的投资回报是什么,几乎没有方向。对于芯片设计师来说,这是一种尴尬的财富。然而,这种设计自由来自于……»阅读更多

低功耗芯片:注意事项


先进节点和先进封装中的低功耗设计正成为一个多方面、多学科的挑战,其中有一长串问题需要单独解决,也需要在其他问题的背景下解决。随着每一个新的前沿流程节点的出现,以及封装的日益密集,出现问题交互的可能性也在不断增加。这反过来又会导致低收益,因为……»阅读更多

2D半导体的更薄通道


迁移到未来的节点需要的不仅仅是更小的功能。在3/2nm及以上,新材料很可能会被加入,但哪些新材料以及确切的时间将取决于全球大学和公司正在进行的材料科学研究的爆炸式发展。对于场效应晶体管,施加在栅极上的电压会在沟道中产生电场,从而使禁带弯曲。»阅读更多

电源优化:下一步是什么?


在过去的几十年里,人们对半导体耗电量的担忧一直在上升,但我们能期待EDA公司在分析和自动化方面带来什么,该行业是否准备好进行投资?大约在2006年,自从Dennard缩放停止了通过更小的几何形状提供自动功率增益,半导体一直在增长……»阅读更多

←旧的文章
Baidu