为小纸片铺平道路

封装行业正在逐步扩大芯片的应用范围，而不仅仅局限于少数芯片供应商，为下一代3D芯片设计和封装奠定了基础。

新的芯片标准和用于确定基于芯片的设计可行性的成本分析工具是两个新的重要方面。除了其他努力外，他们的目标是推动芯片模型向前发展，尽管该技术仍存在挑战和差距。

使用这种方法，包装工厂可以在库中拥有具有不同功能和工艺节点的模块化模具或小芯片菜单。然后，芯片客户可以选择这些芯片中的任何一个，并将它们组装在一个芯片中高级包，从而产生了一种新的、复杂的芯片设计，作为片上系统(SoC)的替代品。

的chiplet这种模式已经被英特尔、AMD和Marvell等公司证明是可行的，他们设计了自己的芯片和互连。现在，该行业的其他公司正在探索芯片，这主要是因为对许多公司来说，扩展变得过于困难和昂贵，而转移到新节点的功耗和性能优势正在缩小。先进的封装提供了一种具有成本效益的方式来组合不同技术节点上的芯片，而芯片为增加互连RC延迟提供了一种解决方案。它们还有望更快地开发复杂芯片，并且可以针对特定市场和应用进行定制。

传统上，为了开发复杂的IC产品，供应商设计了一种将所有功能集成在同一个芯片上的芯片。在以后的每一代中，每个骰子的函数数量都急剧增加。在最新的7纳米和5纳米节点上，成本和复杂性飙升。(节点指的是一个特定的过程及其设计规则。)

谷歌的高级技术开发工程师Mudasir Ahmad在最近的一次演示中表示:“设计新硅节点的成本正在上升。“现在做一个5nm芯片的成本几乎等同于10nm和7nm芯片的成本总和。太贵了。”

虽然传统方法仍然是新设计的一种选择，但芯片为客户提供了另一种解决方案。但就像任何新技术一样，芯片集成并不简单。目前，基于芯片的设计只用于高端产品，而不是日常设计。即使这样，也需要几部分才能建立一个基于芯片的模型。只有少数几家大公司拥有所需的内部专业知识和能力，其中大部分是专有的。

这限制了采用基于芯片的方法的少数选择。但现在，人们正在努力使基于芯片的设计更容易实现。这些努力包括:

• 日月光半导体、AMD、Arm、谷歌、英特尔、Meta、微软、高通、三星、台积电组成了一个新的芯片联合体。该组织发布了一个新的开放的模对模互连规范，使芯片能够在一个封装中相互通信。
• 开放领域特定体系结构(ODSA)子项目正在对类似的技术进行最后的润色。ODSA还刚刚发布了一个新的成本分析工具，可以帮助确定给定的基于芯片的设计是否可行。
• 几家包装公司正在开发制造技术，将基于芯片的设计投入生产。

小芯片很有挑战性
一般来说，要开发基于芯片的设计，第一步是定义产品。然后，提议的基于芯片的设计需要几个部分，例如产品架构、已知良好的模具(KGD)和模对模互连。它还需要一个健全的生产战略。

KGD是设计中使用的模具或小块。在设计中，模对模互连允许小芯片相互通信。通过开发或采购这些部件，芯片客户至少可以在纸上开发基于芯片的设计。

但最大的问题是这种设计是否可行，是否划算。这可能是一个主要的障碍，阻止风险规避芯片客户考虑芯片。

为了帮助这里的客户，ODSA发布了一个成本分析软件工具，其中包括开发基于芯片设计的所有可能的组件和成本的电子表格。

“没有通用的规则说你应该总是做小芯片，或者你不应该。这完全取决于具体的应用。”“我们需要一个可以用于每个应用程序提供反馈的模型。通过电子表格，芯片客户可以在一个通用框架下输入数据。然后他们可以尝试了解为特定应用制作芯片是否有意义。”

成本并不是唯一的因素。工程师们还必须考虑芯片带来的挑战。据艾哈迈德介绍，以下是一些挑战:

• 报废成本:如果一个芯片在一个或多个最终设计中出现故障，该设备可能会被报废。这增加了报废成本。
• 测试:为了尽量减少废料损失，设计需要更多的测试覆盖范围。
• 良率:包的复杂性可能会影响整体良率。
• 性能:将信号从一个模具移动到另一个模具可能会降低产品的性能。

商业模式是另一个挑战。“如果你有不同的供应商提供不同的部件，而你把它们放在一个包里，谁负责什么?谁来承担失败的责任?”Ahmad问道。

架构、KGD、互连
成本和技术挑战只是芯片的一部分。客户还必须定义产品并为设计选择架构。

这里有很多选择。客户可以将模具合并到现有的高级封装或新架构中。

扇出是一种选择。在扇出封装的一个例子中，一个DRAM芯片堆叠在封装中的逻辑芯片上。

用于高端系统，2.5 d是另一种选择。在2.5D中，模具堆叠在一个插入器，或左右相连。插入者合并在矽通过(tsv)，它提供从模具到电路板的电气连接。在一个例子中，ASIC和高带宽内存(HBM)并排放置在中间体上。HBM是一个DRAM内存栈。

另一种选择是将小芯片合并到新的3D架构中。例如，英特尔正在开发一种代号为Ponte Vecchio的GPU架构。该设备在一个包中包含了5个不同工艺节点上的47个瓦片或芯片。

图1:高性能计算封装的不同选项，基于中间层的2.5D vs基板上扇出芯片(FOCoS)。来源:日月光半导体

图2:2.5D封装、高密度扇出(HDFO)、桥接封装和小芯片的更多示例。资料来源:公司

任何基于芯片的架构都需要已知的好模具，即满足给定规格的模具。如果没有KGD，该组合可能会减产或在现场失败。

“我们收到裸模，并将其放入包装中，以交付具有功能的产品，”李宏曹说，工程和技术营销总监日月光半导体在最近的一次活动上。“关于KGD，我们希望对其进行全面测试，使其具有良好的功能。我们希望是100%。”

这还不是唯一的挑战。在一个包中，一些骰子被堆叠起来，而另一些则驻留在其他地方。所以你需要一种方法将一个骰子连接到另一个骰子，使用die-to-die互连。

如今的芯片式设计使用专有互连连接模具，这限制了该技术的采用。Promex公司总裁兼首席执行官Richard Otte表示:“小芯片成为新IP的最大障碍是标准化QP技术．“必须建立芯片之间的标准/公共通信接口，以便在多个封装提供商之间可行。”

好消息是，一些组织正在为芯片开发开放的模对模互连标准。目前有几种相互竞争的技术，尚不清楚哪一种会胜出，也不清楚它们将如何结合起来。

ODSA正在准备一种被称为束线(BoW)的模对模互连技术。其他模对模技术包括高级接口总线(AIB)、CEI-112G-XSR和OpenHBI。

在最新的努力中，由英特尔、三星、台积电和其他公司支持的一个新的芯片联盟发布了UCIe，这是一个涵盖了死到死I/O物理层、死到死协议和软件堆栈的规范。

上述所有规范都定义了包中芯片之间的标准互连，但它们都是不同的。“UCIe和BoW都是开放规范，定义了包内芯片之间的互连，并实现了开放的芯片生态系统。但它们与如何定义不同的层并以不同的方式优化应用程序是不一样的，”ASE的曹说。

事实证明，没有一种互连技术可以满足所有需求。工程师将选择一个满足给定应用程序要求的选项。“各种标准之间存在重叠的子集，”at的CTO Choon Lee表示JCET．“因此，坚持一个标准可能没有重大意义。一般来说，芯片的功能块是由设备制造商定义的。他们知道如何优化芯片之间的互连。”

晶片堆叠/粘合选项
一旦定义了芯片体系结构、kgd和互连，下一步就是确定将产品投入生产是否有意义。

像以前一样，封装或类似芯片的设计可以在铸造厂、存储器制造商或OSAT进行制造和组装。一些(但不是全部)铸造厂和内存制造商有自己的内部封装组装业务。

每个供应商都有不同的功能。每个公司都在开发一种或多种不同的方法来组装、堆叠和连接不同的芯片。先进的键合技术包括热压键合、激光辅助键合和铜杂化键合。

热压键合(TCB)和激光辅助键合(LAB)都利用了传统的热压键合技术倒装芯片铜微凸点工艺。在此过程中，铜凸点在模具上形成，然后使用倒装芯片粘结剂(LAB或TCB)将该设备粘结到另一个结构上。相比之下，铜混合键合使用铜连接器堆叠和连接模具，而不是传统的凸点。

传统的倒装芯片工艺用于制造几种封装类型。其中一种称为球栅阵列(BGA)，用于多种芯片应用。

要制造BGA封装，首先要在晶圆厂的晶圆上制造芯片。然后，基于焊料材料的微小铜凸点在晶圆的一侧形成。凸起由带有薄镍扩散屏障的铜柱和锡银焊锡帽组成。

铜凸块连接一个模具到另一个或封装中的基片。这些凸起在不同的结构之间提供了小而快速的电子连接。制作铜块是一种众所周知的工艺。

图3:微bump工艺流程。来源:John Lau, unicicron

一旦在晶圆上形成凸起，芯片就被切成丁。然后，该设备经历传统的倒装芯片过程。

首先，在倒装芯片粘合器中放置一个芯片。一般采用倒装芯片粘接机对300μm ~ 50μm凹凸间距的模具进行堆叠和粘接。今天的碰撞间距扩展到40微米及以下。(节距指的是模具上相邻凸点之间的空间。)

Kulicke & Soffa (K&S)的首席技术官鲍勃•奇拉克表示:“许多倒装芯片设备不需要精细的间距。“倒装芯片粘合器拿起芯片，将焊锡球浸入助焊剂中，然后将它们放在PCB上。”

这个过程要重复几次。最后，在PCB上放置几个模具，有时称为模具基板。然后，它经历一个大规模回流过程。Chylak说:“PCB经过一个回流炉，回流炉将焊料熔化，然后固化。”

在再流过程之后，PCB上的模具进行清洗步骤。然后，系统在PCB上的每个凸模上注入模具化合物。国立中山大学(National Sun yat - yat - University)研究员张万春(Wan-Chun Chuang)在一篇论文中表示:“(这封住了)所有部件，保护了模具和器件内部的凸起。”

然后，更大的C4焊锡球被植入到PCB基板底部。最后，对PCB上的模具进行切块，创建每个单元内都有模具的单独BGA包。

该行业需要一种不同的先进封装解决方案，使用最先进的40μm螺距和更紧密的铜微凸点。但在这种情况下，使用传统的倒装芯片粘结剂具有挑战性。对于更细的节距，一些封装厂使用TCB在40μm至10μm凹凸节距下进行模具堆叠和粘接应用。

TCB一般用于2.5D/3D封装的芯片堆叠和键合。

图4:2.5D/3D系统架构。铜微凸点连接中间体和底座模具。来源:Rambus

在TCB工艺中，使用传统的凸块工艺在模具上形成微小的铜凸块。不过，在这种情况下，音调更细的颠簸更小。然后，包装公司使用TCB工具，而不是使用传统的倒装芯片粘合器。

K&S公司的Chylak说:“热压粘结剂不是加热整个电路板和上面的所有芯片，而是抓住模具，将其浸入通量中，就像普通的倒装芯片一样，然后将其放在PCB上。”“在键头里有一个加热器。它的温度超过了固定芯片的焊料的熔点。然后冷却，使焊料凝固。”

与此同时，LAB，一个鲜为人知的选择，也是可行的。在LAB工艺中，使用传统的凸点工艺在模具上形成微小的铜凸点。

然后，将凹凸模具和衬底放置在LAB工具中。该系统利用激光产生的热量将模具对准并粘结到基板上。

“(实验室设备)具有红外激光源(980nm波长)和光学系统(均质器)，可以产生尖锐和均匀的激光束，能够选择性地以极高的加速速度加热目标区域。实验室过程的加热机制是基于材料对光子能量的吸收，以及随后将这种能量耗散到原子中，”JCET高级研发工程师Wagno Alves Braganca在一篇论文中说。其他人对这项工作做出了贡献。

在LAB系统中，结合过程发生在不到一秒的低热应力下。LAB比TCB快，但它需要来自特定供应商的专业设备。

Amkor和JCET正在开发LAB。该技术大约从2019年开始投入生产。“LAB已经投入生产，用于高性能计算应用，在这些应用中，由于翘曲或残余应力引起的凹凸不湿或开裂可能是至关重要的。”JCET李说。

osat希望将LAB推向10μm pitch左右。“我们已经使用无铅铜凸点和激光辅助键合方法在10μm间距内进行了演示。我们的产品在20μm间距竞技场合格。这些都是晶片上的芯片，大多数是专业传感器，”先进封装开发和集成副总裁Michael Kelly说公司．

混合成键
TCB和LAB均可扩展到10μm凸距。除此之外，该行业还需要一种新的解决方案，即铜杂化键合。这里的想法是直接使用细间距铜连接堆叠和连接模具，而不是传统的微凸点。

铜杂化键并不新鲜。2005年，Ziptronix推出了一种称为低温直接键接互连(DBI)的技术，被认为是铜杂化键接的第一个版本。(2015年，Tessera收购了Ziptronix。2017年，Tessera更名为Xperi。)

2015年，索尼获得了DBI的授权，并将该技术应用于其CMOS图像传感器系列。其他图像传感器供应商也获得了DBI的许可。

对于CMOS图像传感器，供应商遵循晶圆到晶圆混合键合工艺流程。首先，在晶圆厂加工两种不同的晶圆。第一块晶圆由许多处理器模具组成。第二晶圆由大量像素阵列芯片组成。

目标是将每个像素数组芯片堆叠在每个处理器芯片上。为此，两个晶圆被插入到晶圆键合器中。粘合机对准每个模具，并使用两步粘合过程将它们连接起来。首先它形成介电-介电键，然后是金属-金属连接。最后，晶圆上的模具被切丁并封装，形成图像传感器。

索尼和OmniVision使用Xperi的DBI工艺，分别生产了间距为3.1μm和3.9μm的CMOS图像传感器。

现在，该行业正在开发用于3D芯片和封装应用的铜混合键合。AMD、Graphcore和YMTC已经发布了来自不同供应商的混合绑定产品。其他公司则在研发。

在封装中，混合键合用于晶圆到晶圆和模对晶圆的键合。在模对晶圆中，两个带芯片的晶圆在晶圆厂中加工。然后，将第一块晶圆上的芯片切丁，并使用混合键合方式连接到第二块晶圆上。

图5:Xperi的晶圆混合键合流程。来源:Xperi

芯片到晶圆为包装客户提供了更多的选择，但这是一个具有挑战性的过程。Xperi产品营销副总裁Abul Nuruzzaman表示:“CMOS图像传感器是通过晶圆到晶圆的混合键合形成的，其中键合的模具占地面积相似，两个晶圆都有足够高的产量，具有成熟的硅供应链和工艺。”“在2.5D或3D预先封装中，有时需要使用晶圆到晶圆的键合技术。它还需要KGD，不同的模具尺寸，以及来自不同技术节点或晶圆尺寸的模具。切丁、模具处理和组装必须与混合键合工艺兼容，这对行业来说是相对较新的。”

除了Xperi, Imec、英特尔、乐提、美光、三星和台积电也在开发铜混合键合工艺。

所有铜杂化键合过程都是相似的。首先，所需的芯片设计在晶圆厂的两个晶圆上进行处理。然后，每个晶圆在晶圆厂经历一个单一的大马士革工艺。为此，电介质材料沉积在晶圆的一侧。在材料上，晶圆片上的每个模具上都刻蚀出微小的过孔。

然后在晶圆上沉积铜材料。然后，化学机械抛光(CMP)工具抛光表面。在每个模具的小孔中剩下的是铜金属化材料。裸露的铜孔代表粘结垫。

晶圆片表面必须完好无损，无缺陷。因此在CMP之后，使用计量工具来检查表面拓扑是否有缺陷。然后，芯片被切成薄片。使用晶圆键合机，这些模具被堆叠并键合到第二片晶圆上。最后结合的芯片然后切丁。

这是一个具有挑战性的过程。在流动过程中，不需要的颗粒和缺陷可能会出现在模具上。粒子会在键垫中造成空隙。即使是一个100nm的颗粒落在粘合垫上，也可能导致数百个连接失败。

结论
迄今为止，只有少数供应商开发和制造了基于芯片的设计。为了使这项技术得到更广泛的应用，几个关键的环节正在逐步到位。

鉴于在高级节点上开发芯片的成本不断上升，该行业比以往任何时候都更需要芯片模型。

有关的故事
晶体管在3nm达到临界点
在这十年中，纳米片是最有可能的选择，CFETs和其他奇异结构可能在那之后出现。

新一代3D芯片/封装竞赛开始
混合粘接开辟了包装性能的全新水平，但它不是唯一的改进。

晶体管和芯片的下一步是什么
Imec的SVP深入研究了GAA fet、互连、芯片和3D封装。

进入超级计算机竞赛
各国使用非常不同的计算架构在速度上竞争。

UCIe:市场营销再次毁掉它
产品命名通常是不合理的，但当涉及到标准时，应该格外小心。但事实往往并非如此。