EDA前沿缺口

《半导体工程》杂志坐下来讨论了为什么异质设计需要新的方法，硅谷实现集团高级副总裁Bari BiswasSynopsys对此；John Lee，总经理兼副总裁有限元分析软件半导体事业部;迈克尔·杰克逊，公司研发副总裁节奏；微软Azure产品主管Prashant Varshney;罗伯·艾特肯(手臂当时的研究员，现在是Synopsys的杰出建筑师);和Mohamed Elmalaki的高级首席工程师英特尔．

SE:大部分收益来自于PPA方面的架构。包装很重要，材料也很重要。我们看到芯片设计正在发生根本性的变化。EDA工具方面需要什么来实现这一点，这与今天有什么不同?

Biswas:芯片的未来是多样化的。随着产品团队和设计公司的定制化，许多设计都缩小到几纳米，这是一个极其昂贵的提议。集成电路设计本身正变得多维化——多模具、多工艺技术节点，组装在一起。有些是新的，有些是前几代人重复使用的。除了传统的IC设计师之外，我们看到越来越多具有系统背景的人在做这些类型的异构芯片。对于EDA公司来说，这既是挑战，也是机遇。这是一个挑战，因为你需要从头开始考虑解决方案，确保系统设计师的所有需求都在那里。设计环境应该是无缝的，从2D到3D。它应该分享我们在2D领域开发的一些基础设施和数据模型，以及2.5D和3D堆栈。它应该允许在系统级别上进行体系结构探索，并解决可伸缩性问题。 Right now, we might be talking about 5 or 10 dies together. We need to build a system that will allow scalability up to hundreds of dies, and then deal with the connections that are between the systems. We are seeing some of these protocols or standards for those connections emerging very recently. These are the key challenges and requirements. In addition, and very important, analysis is being done as part of the EDA solution cycle. This is necessary for a comprehensive, ground-up type of design.

杰克逊今天，2.5D和3d - ic的设计已经完成。在未来，我们将设计更加复杂的系统。对于EDA解决方案，您需要一系列跨越2.5D和3D-IC系统物理实现的功能。将需要不同类型的分析，以及与包装和协同设计的联系。你还需要能够为这些系统做设计规划是系统，因为你把不同的芯片放在一起。你需要能够进行多种设计计划，处理诸如模具放置和凸点计划之类的事情。你只需要一个数据库。这些系统中的许多将是异构的，不仅在织物类型方面——它们可能有射频传感器和数字——而且在所代表的工艺技术方面。这些系统将会变得很大。他们将挑战复杂性的极限。需要对功率、热、3D静态定时、跨域ECO进行高容量分析，然后是整个功能验证方面。这在很大程度上是对现有功能的改进，增加了维度并能够处理复杂性。今天，这些设计主要由idm完成。目前业界有一些支持芯片重用的举措，这需要某种程度的标准化。 This is similar to the standardization efforts for single dies, but with extensions to multi-die configurations. That will open the door for companies to supply chiplets for others to integrate. But in addition, there’s always a role for custom silicon.

图1:封装中使用异质模的晶片概念。来源:节奏

李:新的工艺节点面临着持续的挑战——特别是像AI芯片这样的十字线大小的模具，它使用单个模具的全部范围。现在，当我们考虑使用插入物集成多个骰子或堆叠骰子时，问题变得更大了。这种方法还处于早期阶段。我们有客户做2.5D和3D，但这只是转变的开始。工具和方法都是新的。这需要EDA公司和终端客户之间的密切合作。系统和硅之间的界限已经模糊。在此之前，您通过PCB上的多个芯片和多个包获得异构功能。现在，我们可以将这些集成到一个包中。在此之前，系统设计者关注的是电磁学，系统或热完整性。 All those analyses now need to be done in the context of multiple die. The challenge is that you have traditional chip designers, who are used to EDA workflows, but now we need to bring in a thermal analysis team and a magnetics analysis team. New methods, tools and physics need to be brought into this 3D-IC workflow. It’s a challenge as well as an opportunity. When we look back in three years, we will be able to say, ‘Now we have a better understanding of how this should be done.’

SE:云在这幅图中的位置是什么?

Varshney:如果你只是倒回几年，早在2018年台积电就宣布了一个云联盟。当时，他们说他们正在将5nm模拟转移到云端。这向业界证明了云计算提供的安全性和性能，并激发了人们对云计算的兴趣。在2020年和2021年，人们在尝试新事物。他们说，‘这听起来很有趣，看起来很有前途。让我们看看安全审计和性能是否符合我们的需要。“他们现在已经完成了这一点，从2021年年中到现在，他们开始决定如何迁移到云端。变化正在发生。目前，许多客户都在考虑一个三到五年的计划，如何把所有东西都搬到云端。如果你考虑的是5nm模拟，或任何SoC，与16/14nm芯片相比，它需要5到10倍的硬件资源才能做到这一点。 There are huge resource requirements, and getting down to these new nodes, everyone is struggling to figure out how to augment their capacity in data centers. But that’s not possible. You have to create a new data center. You cannot add capacity anymore. So people have to decide, if the cloud performance and security work, is that a viable solution? The industry is at the cusp of making that decision. Right now, cloud for the EDA industry is in the low single digits. But it is seeing rapid adoption. There will be some on-premises data, which has to be on-prem, but a large set of work will be moving into the cloud.

SE:工具链中有哪些需求是现在还没有的?

艾特肯:我们需要能够跨多模解决方案运行的工具，而不是只考虑它们，说‘我这里有这个，那里有那个。你需要能够共同优化事物。“我应该如何划分我的设计?”这里应该是几级?应该去哪里?除了使用Excel电子表格或PowerPoint，我怎么才能找到最佳的方法呢?从供应商和公司的角度来看，这是一个先有鸡还是先有蛋的问题。我们怎么知道分区是什么样的呢?嗯，我们不知道，因为我们不完全确定3D技术应该是什么，我们不知道边界是什么。我们如何以与SPICE模型或标准单元库相同的方式创建跨设计稳定的芯片的抽象。这是一个抽象概念，你可以去银行说，‘如果硅符合这个条件，它就很好。如果不能，那对硅的制造商来说就是个问题了。’ If the design doesn’t work, and the SPICE model says it shouldn’t work, that’s the designer’s problem. If the SPICE model says it should work, that’s the foundry’s problem. There isn’t that level of a boundary yet, which is why so far we’ve seen the same company on both sides of the interface. That’s the only way you can manage it. But if you’re going to have a chiplet ecosystem where there are multiple companies — somebody supplies a chiplet that does this, somebody else supplies a chiplet that does that — what is the level of abstraction that allows you to work with that and create a system? The tools that define that abstraction, and then to be able to use it, are missing at the moment.

Elmalaki:我们没有看到缺少特定的工具。有些建模是有问题的，可以改进。在我们的设计中，我们把来自台积电、三星和英特尔的芯片都放在同一个封装中。不同的公司有不同的芯片组装的包装解决方案，以及芯片之间的接口，这带来了一个挑战。我们需要在压缩和传输数据的方式上进行创新。芯片的时钟和DFx之类的东西会很有帮助。CXL标准是有前途的。它被广泛使用。但是我们需要在芯片连接之上进行抽象。EDA部分并不是最具挑战性的。 The software that runs across heterogeneous chips is one of the most challenging areas for the industry as a whole. We’ve come a long way over the past two or three years for how we assemble chiplets in a package. We haven’t seen the same improvements on the software side.

SE:那么这些异构包在未来会是什么样子呢?它们是标准IP、半标准硬IP的集合，还是一切都是定制的?

Elmalaki:在高层次上，有一个规律的循环。一个工作负载进来了，我们为此构建了非常定制的加速器。然后它从非常定制的，专门建造的到通用的。最好的例子就是人工智能。我们为AI工作负载提供了许多小型定制加速器。我们正在为它构建定制芯片，但随着我们的代码趋于稳定，人们对固定功能的依赖减少，我们可能会看到向通用cpu和gpu的转变。你总会有专用芯片和通用芯片。问题是你需要多少。未来将会有一种混合。

Aitkin:如果你回顾20年前IP的历史，有一个问题是我们是否应该拥有硬IP块，也就是你放入芯片中的有效的GDS，或者我们是否应该拥有合成到织物中的软IP。随着时间的推移，它们逐渐演变成基于配方的软IP，因为这是将内容整合到大型芯片中最经济合理的方式。当你切换到多模时，这个决定可能会改变。转向硬IP可能更有意义，这本质上是一个芯片。你会失去灵活性。假设你有一个多处理器，你可以拨进去，你想要4核，16核，或32核，你想把它们放在一个小块上，插入你的系统。挑战在于定义区块是什么，以及它如何与系统的其他部分连接。如果我们能想出一种标准化的方法来构建这些东西，让它们能够与基础广泛的系统进行通信和连接，这将简化许多设计工作。今天，你需要投入大量精力进行验证。如果这个芯片是预先定义的，预先表征的，预先验证的，你就不需要再做这些了。 But you do lose the flexibility of, ‘Oh, I changed my mind. Sixteen cores isn’t enough. I wanted 24.’ Or, maybe if the boundaries are defined on the edge, maybe you could swap that in later. If you can get all of the standards and solve all of the packaging constraints, thermal constraints, and die ownership issues, then that opens up a path for a chiplet ecosystem. But getting it to work involves giving up a certain amount of flexibility in return for predictability, and hopefully some cost savings. There’s definitely a possibility for that to exist, but there are a few problems to solve first.

相关的
自定义、异构集成和暴力验证(以上圆桌会议第二部分)
为什么需要新的方法来设计复杂的多芯片系统。
谁受益于小芯片，何时受益
涉及可靠性、集成和芯片可用性的挑战将需要时间来解决。
人才紧缺之际EDA拥抱大数据
提高生产率以弥补人才短缺的需求最终迫使变革。
新终端市场，复杂芯片需求增加
集成电路的增长前景很强劲，无论是单独的还是整体的，但控制成本是一个巨大的挑战。