由Mark LaPedus和Ed Sperling于2021年8月23日出版。.“英特尔雄心勃勃的路线图”文章链接在这里.
英特尔高级副总裁兼技术开发总经理Ann Kelleher接受了《半导体工程》杂志的采访,谈论了该公司新的逻辑路线图,以及光刻、封装和工艺技术。以下是那次讨论的节选。
SE:英特尔最近公布了新的逻辑路线图。除了英特尔3,该公司还在研发英特尔20A。有了英特尔20A,你们计划在2024年推出RibbonFET。什么是RibbonFET,它是如何推动英特尔前进的?
凯莱赫: RibbonFET是我们对业内其他人所说的全能门的称呼。有些人也叫它纳米片或纳米带。这是下一个晶体管架构,让我们超越finFET。在英特尔3之前,我们一直在使用finFET,并将继续改进finFET。当我们使用英特尔20A时,我们将在与行业其他公司大致相同的等效节点上使用带状场效应晶体管。
SE:英特尔在finFET方面遥遥领先。RibbonFET在最先进的节点上再次推动了行业的发展。你能使用当前版本的极紫外(EUV)光刻技术来绘制这种技术吗?
凯莱赫我们正在使用现有的EUV在我们计划于2024年开发的英特尔20A中,采用0.33数值孔径的工具。对于我们在2025年及以后的工艺,我们已经与ASML合作开发高na EUV,这是EUV的下一个数值孔径。下一个版本的EUV工具可以让我们得到更小的几何图形。除此之外,我们将混合使用EUV,高na EUV,以及其他浸入式和干式光刻层。
SE:为什么突然对高na EUV感兴趣,你们计划在哪里使用它?
凯莱赫:它允许我们移动到更小的几何形状和更小的音高,它也使我们能够延长双图版EUV。我们对高na的兴趣始于几年前。实际上有三家公司与阿斯麦合作,我们所有人都在EUV领域工作了多年。三年前,我们曾与ASML讨论过下一步的发展。人们认识到,整个行业都需要去那里。所以我们决定把赌注压在地上,说我们将在2025年推动它。这将是一个挑战。我们已经签下了第一批设备这意味着我们将成为第一批学习曲线的人。我们没有10nm的EUV,现在是Intel 7,我们现在在Intel 4上得到它。我们希望确保,随着我们的发展,我们能够保持EUV能力的领先优势。 It will bring a significant amount of learning, but it also will enable us to continue the progression down to the smallest geometries.
SE:这些芯片的开发成本将会很高。在一个骰子上,你能预见到所有的东西都在RibbonFET上吗,或者你能预见到这是一种混合搭配策略,有很多不同的东西吗?英特尔在这方面似乎有两个方向。一个是压下光刻曲线。另一方面,你有许多不同的技术,这些技术正在进入更快的互连和先进的包装。
凯莱赫从产品的角度来看,我们有异质包装。基本上,这是一种使用瓷砖的混搭策略,有点像乐高积木。产品设计师可以选择并结合他们想要构建产品的各种技术。并不是所有东西都需要在最新的节点上。相反,您可以选择最适合您想要交付的产品方面的技术。一旦我们达到了英特尔20A,我们的晶体管将从那里开始使用带状场效应晶体管。但同样,我们将继续使用并推动我们先进的包装技术。然后,我们可以交付并使这些不同的构建模块集成为我们的产品。对于设计师来说,他们可以混合搭配,为客户提供领先的产品。
SE:英特尔已经扩大了其先进的封装产品组合,对吗?
凯莱赫:我们的先进的包装技术从我们的2.5D封装开始,即EMIB(嵌入式多模互连桥)。然后我们有3D包装,这是fooveros。这涉及到一个基模,你可以在上面堆叠芯片。我们也有Foveros Omni,它带来了更多的好处,比如节省成本,因为基本骰子不需要和顶部骰子一样大。它还能给你带来能量上的好处。对于fooveros Omni,我们也会使用更小的颠簸音。此外,我们还介绍了fooveros Direct,这是一种铜到铜的键合。这基本上把我们带到了整体层面。当你做面对面的连接时,你消除了焊料,每平方毫米可以得到更大的互连数量。
SE:英特尔将尽可能地将finFET推向英特尔3,然后将推出其栅极全能技术。相反,三星将在3nm技术上推出gate-全能芯片。为什么英特尔不做同样的事情,在英特尔3推出带状场效应晶体管?
凯莱赫:我们知道,基于我们从内在优化的角度得到的东西,我们可以在finFET路线图上进行额外的改进。那么,为什么不在过渡到一个非常不同的架构之前获得这些收益呢?最重要的是,什么时候是做这件事的最佳时机?我们向全能门场效应晶体管(RibbonFET)的过渡,基本上是基于我们的信念,即我们可以从现有的finFET中提供更多。然后我们进行转换。时间将会告诉我们,该行业的其他公司将如何推出全能门。
SE:有几家公司长期以来一直在研究栅极全能晶体管。这项技术的挑战是什么?挑战是否涉及EUV或其他工艺步骤?
凯莱赫近年来,EUV技术已经显著成熟。它已经在流程流中得到了更全面的采用。这显然使它更容易在几何学方面,你要用它打印。在EUV的早期,问题是EUV是否能够完成它最终能够完成的所有层。我想说的是,EUV能力确实取得了进步。这是一个关键的促成因素gate-all-around.除了这些问题,你还必须考虑你的堆栈高度,就构建彩带本身而言,以及你想要多高。还必须考虑如何处理基板以及与基板的隔离。这些都是需要解决的挑战,我们有一个解决所有这些挑战的途径,同时把缺陷弄清楚并在时间框架内交付。
SE:增加密度的一个问题是为芯片上的各个组件供电。解决方案是什么?
凯莱赫:如果我们谈论电源,我想谈谈我们的PowerVia。我们的PowerVia是一个关键的创新。当你看今天的工艺流程,金属化是在晶圆的前端。基本上,它是将能量传递到晶圆的前端,到晶体管和互连金属化。我们的PowerVia创新改变了这一点。有了PowerVia,我们就能从晶圆片的背面提供能量。它允许晶圆片正面有更多的空间,并且在我们往下走时,使我们有更多的能力来放松我们的尺寸。与此同时,我们能够在没有功率下降的情况下直接为晶体管供电。它把我们带到了下一个地方,在处理整体电力输送挑战方面。
SE:因此,你真的能降低电压吗?你已经把导管都设置好了,可以让能量通过芯片,对吧?
凯莱赫最重要的是,你把电源连接到芯片后面你需要的地方。在功率方面,电压优化实际上归结为设计师想从最终产品中得到什么。在某些过程中,我们希望以较低的电压运行。如果你想提高性能,你想在更高的电压下运行。我们倾向于在产品中两者兼顾。总的来说,我们将能够提供和支持设计师的需求。
SE:英特尔的PowerVia看起来类似于Imec公司的BPR(掩埋式电源轨道)。PowerVia与BPR是相同还是不同?即使使用PowerVia,你仍然需要铜互连芯片,对吧?
凯莱赫:地埋式电力轨道,在最高层次,是同样的主题。但是实现的方式不同。我们将能量从晶圆片的背面传输到晶体管。地下电力轨道基本上是从正面得到的,所以你有一个不同的架构来实现它。这是关键的区别。我们相信我们的方法实际上是更好的方法。你仍然需要与晶体管有接触,这意味着要处理接触电阻来处理需要继续的晶体管信号。我们需要继续努力降低各种金属的接触电阻。金属化方案需要继续降低整体电阻。
SE:为什么Intel改变了它的节点命名策略?
凯莱赫:整个行业在节点命名方面出现了偏差。如果你在谷歌上搜索一下,你会发现为什么英特尔的10nm工艺相当于7nm工艺的解释。我们必须考虑如何让我们的客户更容易理解。现在,当他们看到我们的流程节点和名称时,他们能够做出更好的决定。为什么是现在?我们在3月份介绍了IDM 2.0愿景,并在过去的6个月里花了大量时间来制定非常详细的路线图。该路线图列出了我们将如何恢复每瓦性能平价和每瓦性能领先。考虑到我们要搬家了,我们决定现在是时候给它们重新命名了。我们现在把时间花在我们正在做的事情上,而不是解释节点名。
SE:目前,英特尔正在推出基于superin技术的10nm产品。(superin是finFET技术。)其次,英特尔的下一代10nm产品基于Enhanced superin技术。现在,英特尔已将其重新命名为英特尔7。什么是增强型superin ?
凯莱赫:我们现在有10nm的superin在工厂运行,这就是我们的产品,比如Tiger Lake。增强型superin,也就是现在的Intel 7,是下一代的superin性能优化。
SE:最近,英特尔的7纳米技术出现了延迟。(英特尔最初的7nm技术现在被称为英特尔4。)这项技术的现状如何?
凯莱赫我们公开宣布了当时的7nm技术,也就是现在的英特尔4。在那个时间点上,我们根据整个过程开发和缺陷密度重置我们的里程碑。从那时起,我们也开始致力于简化工艺流程的并行工艺,并在该工艺中真正增加了EUV的使用。因此,我们能够从最初的流程流版本切换到今年的新版本。一切都很顺利。在过去的九个月里,我们已经达到了里程碑,这让我有信心,我们正在做的工作将会取得成果。我们还做了其他的改变。我已经谈到了如何整合我们的路线图,以在每瓦性能方面取得领先地位。首先,我们已经确定了大量的项目,我们正在投入研发和资本来实现这些项目。其次,我们在英特尔的技术开发团队拥有世界一流的工程师。 That was true before, and it is still true now. But how we’re working is changing. Where possible, and where it makes sense, we’re adopting industry standards. Design enablement is a key area for that. With the progression in EDA, we had to catch up so we could set our designers up for success.
SE:英特尔计划在4年内推出5个节点,与竞争对手平起平坐,然后进入领导地位。这打破了你过去每18到24个月一个节点的所有规则,对吧?
凯莱赫我们将在今年晚些时候发布英特尔7产品。在那之后,我们去英特尔4。英特尔4将于2022年下半年投产,2023年发布产品。英特尔3将于2023年下半年上市。英特尔20A将在2024年推出,然后是英特尔18A。我们从一个节点到下一个节点的每瓦增益性能比任何单独的都要高。这让我们能够在外部竞争的基准上弥补时间。但如果你想迎头赶上,走在前面,你需要走得更快。我们谈到的方法将使我们能够做到这一点。我相信我们有一个非常可靠的路线图来实现这一目标。
SE:英特尔与业界其他公司的互动如何?
凯莱赫:我们也改变了与设备供应商、材料供应商和EDA供应商的合作方式。我们不需要发明一切。设备供应商已经证明了这个行业有很多值得学习的东西。在可能的情况下,我们从生态系统中提取最好的资源。这使我们能够将资源集中在将使我们领先的创新上。此外,我们在风险评估和识别过程中可能存在更高风险的领域方面做了很多工作。然后,在风险评估的基础上,我们可以决定我们需要制定什么类型的应急计划,以及我们应该为这些计划制定多长时间,特别是针对风险较高的地区。显然,你不能为所有事情都创建一个应急计划,否则你就会重复开发所有事情。在Intel 4和其他节点上,我们一直致力于简化流程,从而降低硬件制造的复杂性。
SE:英特尔在芯片和高级封装的互连方面做了很多工作。当您转向更多的标准化和异构集成时,是否所有这些组件都必须符合英特尔标准?还是所有的组件都必须是英特尔的瓦片?
凯莱赫:如果我们回头看一看,随着时间的推移,我们有来自英特尔内部和外部的磁贴。当你有两个瓷砖时,它相对简单。今天,我们在一个包装中多达47块硅,将来自不同铸造厂和制造商的硅聚集在一起。在产品和设计层面,我们已经展示了来自不同硬件供应商的异构硬件,以及我们的fpga.这有点像过去我们在一块板上放了很多芯片。现在这些芯片正在进入封装,我们能够将它们封装在一起。我们为构建模块提供了一个框架,这样产品设计师就可以说,‘对于这个产品,我需要一组独特的属性,这是我们的规格。“这可能涉及到许多不同的工厂,设计团队与工艺团队和包装团队密切合作,将所有这些集成到一个包装中。对于2023年推出的所有产品,我们的包装团队一直在与所有硅的来源——内部和一些外部——的各个地方合作,并研究如何实现一切兼容。最终,产品将在内部进行测试,以确保所有这些标准能够协同工作。作为一个行业,标准化是我们未来可以共同努力的领域。
SE:混合键合在英特尔的路线图中处于什么位置?在可预见的未来,它会是凹凸音高缩放吗?
凯莱赫:会有混合粘接的包,在同一个包中会有不同的技术。我们今天将2.5D和3D放在一个包中,因为这可以为给定的产品提供灵活性。我们也会有杂化键。这将是一种混搭。至于凸起的整体尺度,我们预计我们的第一代HBI(混合键合互连)将是直接的铜对铜,这将在每毫米²的凸起密度方面显著增加。我们相信,通过我们在第一代HBI中所做的工作,每毫米²可以达到10,000以上。
SE:许多像ITRS路线图这样的路标已经半途而废,而其他像摩尔定律这样的路标似乎不那么相关。与此同时,设计中的选择数量也在增加。这对你们的产品有何影响,尤其是对代工客户?
凯莱赫:你试图在给定的时间内为客户提供尽可能最好的产品。这是最高阶的部分。但是你在菜单上有更多的选择,它更像是一个à点菜菜单而不是一个固定的菜单。在过去,一切都基于所使用的节点。我回到设计支持团队,以及流程和打包之间的设计工作。这些团队进行了大量的积极讨论和辩论,讨论我们如何为未来的给定产品获得最佳答案。有一些技术原因可以解释为什么某个版本的tile会被使用或不被使用。实现这一目标的方式有很多,供应链本身也变得复杂得多。根据特定的产品及其特定的功能,我们将讨论如何获得最可制造的瓷砖版本以及供应链。
SE:这里是否使用了新材料?我们已经看到钴的采用和对钌的兴趣。其他人呢?
凯莱赫:我们有一套非常活跃的正在进行的项目,我们的组件研究和材料供应商之间,以及我们的技术开发与供应商之间。在这一点上,我不打算给你们更多的新名称和材料,但我们不会完全完成摩尔定律直到周期表上的每个元素都被耗尽。
以平面或堆叠形式排列的多个芯片,具有用于通信的中间装置。
2.5D和3D形式的整合
一种存储器结构,其中存储器单元是垂直设计的,而不是使用传统的浮动门。
源极和漏极加作栅极鳍片的晶体管。
下一代无线技术,具有更高的数据传输速率,低延迟,并能够支持更多的设备。
我们开始与原理图和ESL结束
逻辑模拟史上的重要事件
早期发展与逻辑综合有关
常用和不常用的首字母缩略词。
传感和处理,让驾驶更安全。
在较新的节点上,填充需要更多的智能,因为它会影响时间、信号完整性,并且需要对所有层进行填充。
将芯片组合成封装的一系列方法,从而降低功耗和成本。
一种软件开发方法,侧重于持续交付和对需求变化的灵活性
敏捷如何应用于硬件系统的开发
一种通过创造空隙来改善半导体中各个元件之间绝缘的方法。
智能电子环境的集合。
添加处理器时的理论加速总是受到不能从改进中受益的任务部分的限制。
测量真实世界条件的半导体
模拟集成电路是以电子形式表示连续信号的集成电路。
模拟元件的设计与验证。
一种用于软件编程的软件工具,它为开发人员将所有编程步骤抽象为用户界面。
专用集成电路:为特定任务或产品而定制的、专用的集成电路
为市场创建和优化并销售给多个公司的IC。
利用机器根据储存的知识和感官输入做出决定。
查找违反属性的代码
一种测量表面结构精确到埃级的方法。
一种将材料或薄膜沉积在表面特定位置的方法。
ALE是一种下一代蚀刻技术,可以在原子尺度上选择性和精确地去除目标材料。
生成可用于功能验证或制造验证的测试
与汽车电子发展有关的问题。
对时间敏感的网络将实时应用到汽车以太网中。
反向偏压结中的噪声
由Mentor创建的验证方法
进行互连的IC制造过程。
用化学方法储存能量的装置。
将在高级抽象中描述的设计转换为RTL
安全性基于指纹、手掌、面部、眼睛、DNA或运动扫描。
电迁移的反向力。
也被称为蓝牙4.0,是低能耗应用的短程无线协议的扩展。
晶体管模型
用于测试设计的片上逻辑。
试验台与被测设备之间的接口模型
C、c++有时被用于集成电路的设计,因为它们提供了更高的抽象。
互连标准,为连接到处理器的加速器和内存扩展外围设备提供缓存一致性。
博世开发的汽车总线
CD-SEM,或临界尺寸扫描电子显微镜,是一种测量掩模特征尺寸的工具。
使CDC接口可预测
单元内故障的故障模型
处理finfet特定缺陷机制的细胞感知测试方法。
CPU是一个专门处理逻辑和数学的集成电路或IP核。
一个与研发机构和晶圆厂合作的实验室,参与下一代设备、封装和材料的早期分析工作。
验证结果的Testbench组件
一种用于开发薄膜和聚合物涂层的工艺。
设计是从概念形式产生实现的过程
电子系统集成电路的设计、验证、实施和测试。
交换3D集成电路的热设计信息
跨边界异步通信
通过门控时钟动态降低功率
节电时钟树的设计
云是运行互联网软件的服务器的集合,你可以在你的设备或电脑上使用这些软件。
制造工艺
钴是制造锂离子电池的关键铁磁性金属。
与功能验证中执行的代码数量相关的度量
验证转换后寄存器之间的功能保持不变
芯片上、芯片之间和设备之间的管道,用于发送数据位并管理数据。
更快的逻辑模拟形式
互补FET,一种新型垂直晶体管。
半导体材料的组合。
CPU与加速器的互连。
连接晶体管和第一层铜互连层的结构。
一种基于机器学习的计算机视觉技术。
功能验证的完成度量
信号间干扰
加密处理器是在硬件中执行加密算法的专用处理器。
提供IP或IP服务的公司
在集成电路中,当芯片的某个部分不使用时,将其关闭,从而节省电力的一种方法。
数据分析使用AI和ML来发现数据中的模式,以改进EDA和半制造的流程。
在系统中实现芯片之前和之后,如何对半导体进行分类和测试。
数据中心是一个物理建筑或房间,里面有多个服务器和cpu,用于远程数据存储和处理。
数据处理是指通过计算机或服务器对原始数据应用操作数,将数据处理为另一种可用形式。这个定义类别包括数据处理的方式和位置。
标准:由于广泛接受或采用而产生的标准
从设计中去除bug
深度学习是人工智能的一个子集,其中数据表示基于矩阵的多层。
据观察,随着功能的缩小,功耗也会降低。
在IC开发的物理设计阶段所采取的行动,以确保设计可以准确地制造出来。
降低与测试集成电路相关的难度和成本的技术。
对物品的装饰性设计的保护
确定芯片是否满足半导体制造商定义的规则的物理设计过程
使用模式匹配技术定位设计规则。
设备中的噪声源
插入时钟门控的测试逻辑
宽带隙合成材料。
数字IP的分类
允许以数字方式保存图像
数字信号处理器是为处理信号而优化的处理器。
产品或系统的数字表示形式。
一种互补的光刻技术。
DNA分析是基于独特的DNA测序。
用脱氧核糖核酸制造防黑客芯片。
一种使用多次激光的制模技术。
彩色和无色流双图案
需要刷新的单晶体管存储器
动态调节电压和频率,降低功率
硬件验证语言
一种寻找较小缺陷的较慢方法。
使用单束电子束工具的光刻
IC布局的预期特征和打印特征之间的差异。
电迁移(EM)由于功率密度
电子设计自动化(EDA)是一个将与电子系统制造相关的工具、方法和流程商业化的行业。
用于设计和验证的抽象级别高于RTL
静电荷的转移。
eFPGA是集成到ASIC或SoC中的IP核,可提供可编程逻辑的灵活性,而无需fpga的成本。
用于逻辑验证的特殊用途硬件
从环境中获取能量
环境引起的噪声
一种在衬底上生长或沉积单晶薄膜的方法。
可编程只读存储器,可大量擦除。
基于e语言的重用方法
检测和纠正错误的方法。
以太网是一种可靠的、开放的通过电线连接设备的标准。
EUV光刻是一种软x射线技术。
找出半导体设计和制造中出现的问题。
在封装中包含更多通常在印刷电路板上的功能的一种方法。
在存在制造缺陷的情况下对设计进行评估
最低功率的小型电池,用于家庭WiFi网络。
铁电场效应晶体管是一种新型存储器。
可编程逻辑器件
使用金属填充来改善平整度,并管理电化学沉积(ECD),蚀刻,光刻,应力效应和快速热退火。
三维晶体管。
非易失性,可擦除的存储器
柔性基板上的集成电路
一种汽车通信协议制造技术
与电阻波动有关的噪声
一种使用焊锡球或微凸点的互连。
集成了fet和pet的晶体管类型。
形式验证包括数学证明,以表明设计符合某种特性
与大块CMOS相比,FD-SOI是一种电流泄漏更小的半导体衬底材料。
覆盖度量用于指示验证功能的进展
功能设计和验证目前与RTL合成之前执行的所有设计和验证功能相关。
功能验证用于确定设计或设计单元是否符合其规范。
一种统计方法,通过测量测试过程中重复性和再现性的变化来确定测试系统是否可以生产。
GaN是一种具有宽带隙的III-V型材料。
一种可能替代finfet的晶体管设计。
在门级可用的功率降低技术。
与生成-重组相关的噪声
可以生成新数据的神经网络框架。
德国以其汽车工业和工业机械而闻名。
六方晶格中碳的二维形式。
一种用于处理图形和视频的电子电路。
在设计中添加额外的电路或软件,以确保如果一个部分不能工作,整个系统也不会故障。
完整设计的硬件IP块
使用特殊用途的硬件以加速验证
在仿真过程中使用真实芯片的历史解决方案
通过使用单一语言描述硬件和软件来优化设计。
功率产生热量,热量影响功率
一种密集、堆叠的内存版本,具有高速接口,可用于高级封装。
将未定时的行为描述转换为RTL的综合技术
为HSA硬件定义一组功能和特性
HSAIL虚拟ISA和编程模型、编译器编写器和对象格式(BRIG)
HSA体系结构的运行时功能
将公共云服务与私有云(如公司内部企业服务器或数据中心)的使用结合起来。
由公司拥有的数据中心设施,通过该数据中心提供云服务。
集成电路有哪些类型?
硬件描述语言
VHDL的模拟扩展
VHDL 1076.1包的集合
在VHDL中宏细胞建模
边界扫描测验
IEEE批准的Verilog版本
Verilog寄存器转移级合成标准
扩展到1149.1用于复杂的设备编程
功能验证语言
SystemC
片上系统中IP集成标准
IEEE半导体器件内嵌入式仪器的存取和控制标准
IEEE批准的SystemVerilog版本
通用验证方法
IEEE低功耗集成电路设计与验证标准,也被称为统一功率格式(UPF)
三维堆叠集成电路测试接入体系结构标准
基于行为形式化规范的验证语言
IEEE 802.1是高级局域网协议的标准和工作组。
IEEE 802.11工作组管理无线局域网(LANs)标准。
IEEE 802.15是用于物联网、可穿戴设备和自动驾驶汽车的无线专用网络(WSN)工作组。
“RR-TAG”是一个技术咨询小组,支持IEEE标准小组在802.11、802.12、802.16、802.20、802.21和802.22方面的工作。
标准之间的共存无线标准的未经许可的设备。
利用认知无线电技术实现宽带无线接入,并在空白区域共享频谱。
IEEE 802.3-以太网工作组负责管理IEEE 802.3-以太网标准。
能源比例电子系统统一硬件抽象和层标准
启用系统级分析的电源建模标准
工业环境中物联网的特定要求和特殊考虑。
跨节点晶圆成本
用于物理实现的电源优化技术
直接在内存结构中执行函数。
通道内的热噪声
计算机必须支持的一组基本操作。
igbt是mosfet和双极晶体管的组合。
将多个器件集成到一块半导体上
设计、制造和销售集成电路(ic)的半导体公司。
一种预先包装并可用于许可的设计或验证单元。
可以分析运行状况并实时重新配置的网络。
确定一项专利的一个或多个权利要求的有效性的方法
集成电路中各元件之间的总线、noc和其他形式的连接。
物联网也被称为万物互联(IoE),是一个全球性的应用程序,其中设备可以连接到许多其他设备,每个设备要么提供来自传感器的数据,要么包含可以控制某些功能的执行器。数据可以在云中大量合并和处理。
用于2.5D电信号的快速、低功耗模间导管。
寻找用于掩模的理想形状。
半导体制造过程中关键掺杂剂的注入。
片上系统中IP集成标准
电流通过电阻器时的电压降。
ISO 26262中的术语
有关汽车内电气和电子系统安全的标准
确保汽车态势感知系统正常运行的标准。
汽车网络安全标准(正在制定中)。
电脑的能源效率大约每18个月翻一番。
使用语言来创建模型
理论一直很有影响力,通常被称为“定律”,并在贸易出版物、研究文献和会议报告中作为“真理”进行讨论,最终是有局限性的。
布局图和原理图之间的设备和连接性比较
用于跨电压岛匹配电压的电池
用脉冲激光测量物体的距离。
低成本汽车总线
特征边与理想形状的偏差。
移除不可移植或可疑的代码
乐乐是双重图案的一种形式
一种双重图案。
光:用于将图案从掩模板转移到基板上的光
系数与光刻工艺的难度有关
正确调整逻辑元素的大小
调整减功率逻辑
模拟器是用于执行硬件模型的软件进程
用于减少电力消耗的方法。
电源电路验证
低功率差分串行通信协议电气特性的技术标准。
一种对机器进行训练,使其倾向于基本行为和结果,而不是明确地编程来执行某些任务的方法。这将导致硬件和软件的优化,以实现可预测的结果范围。
使用磁性存储数据
观察与电子产品中定制和标准内容的数量有关。
追踪晶圆厂的晶圆。
制造业噪声源
半导体材料可以构成电子电路。
一种半导体器件,能够在规定的时间内保留状态信息。
使用多个内存组来降低功耗
微机电系统是电气和机械工程的融合,通常用于传感器和先进的麦克风,甚至扬声器。
LED生产的关键工具。
含金属纳米结构或巨原子阵列的人造材料。
锁存器内的不稳定状态
观察到网络价值与用户的平方成正比
描述创建产品的过程
计量学是测量和表征微小结构和材料的科学。
一种处理器类型,传统上是一个缩小的、一体化的嵌入式处理器、内存和I/O,用于非常特定的操作。
第一次把中央处理器放在一块硅片上的集成电路。
模拟与数字的融合。
模型是设备的抽象
一种中档包装选择,提供比扇出更低的密度。
一种将晶体管堆叠在单个芯片而不是封装中的方法。
戈登·摩尔对半导体生长的观察。
微粒是一种微型传感器。
电子束光刻的一种先进形式
将多个函数捆绑到单个包中的早期方法。
越来越多的弯角使分析变得复杂。并行分析是有希望的。
使用一个测试器同时测试多个模具。
多阈值电压装置的使用
当一个信号通过不同的路径接收并随着时间的推移而分散。
一种在20nm及以下成像IC设计的方法。
一种由薄原子层中的二维无机化合物构成的耐用导电材料。
一种热压印工艺类型的光刻。
一种场效应晶体管,使用比横向纳米线更宽更粗的线。
通过计算低于最低工作电压来优化功率。
移动计算更接近内存以降低访问成本。
NBTI是阈值电压随外加应力的位移。
一种模拟人脑从物理世界收集数据的方法。
以人脑为模型的计算体系结构。
半导体制造中的节点是指节点生产线可以在集成电路上创造的特征,如互连间距、晶体管密度、晶体管类型等新技术。
信号中电压或电流的随机波动。
PROM (Programmable Read Only Memory)和OTP (One-Time-Programmable Memory)可以写入一次。
OSI模型描述了网络中主要的数据传递。
由URM和AVM创建的验证方法
禁用未启用的数据路径计算
在晶圆片上发现缺陷的方法。
一种通过修改掩模图案来改善晶圆印刷适印性的方法。
购买原材料(包括电子产品和芯片)来制造产品的公司。
执行IC封装和测试的公司-通常被称为OSAT
平版印刷扫描仪在彼此的顶部精确地对齐和打印各种层的能力。
半导体是如何组装和包装的。
一种高速信号编码技术。
单次测量的离群值检测,是汽车电子的一项要求。
专利是授予发明者的知识产权
一种防止掩模被污染的薄膜。
以非晶态和晶体态储存信息的存储器。
要印在晶圆片上的东西的模板。
用于在基材上形成图案的感光材料。
芯片的设计和实现,将物理位置,路由和工件考虑在内。
PVD是一种涉及高温真空蒸发和溅射的沉积方法。
确保设计布局符合预期。
一组可以内置到芯片中但不能克隆的独特功能。
一种功率比母蜂窝稍高的小电池。
降低逻辑上的容性负载
算法采用ATPG
硬件验证语言(Hardware Verification Language, PSS)是由Accellera定义的,用于半导体设计中建模验证意图。
功耗组成
电源域关闭和启动
与权力相关的术语定义
在设备周围移动电源。
电力消耗是如何估计的
通过关闭部分设计来降低功率
当电池主电源关闭时,用来保持电池状态的特殊触发器或锁存器。
在动力岛周围增加隔离单元
架构级的功耗降低
确保电源控制电路得到充分验证
一种在电子设备或模块中管理电源的集成电路,包括任何有电池可充电的设备。
一种用于控制和转换电力的功率半导体。
功率IC在高压电源应用中用作开关或整流器。
通过输电网传输的噪声
控制电源关闭
在设计中分析和优化功率的技术
低功率电路的测试注意事项
半导体设计在功率、性能和面积方面做出了基本的权衡。
印刷电路板的设计、验证、装配和测试
数据中心和IT基础设施,用于公司拥有或订阅的仅供该公司使用的数据存储和计算。
流程级的功率优化技术
半导体制造过程中的可变性
度量处理器核心被积极使用的时间量。
进行逻辑和数学处理的集成电路或集成电路的一部分。
基于行为形式化规范的验证语言
数据存储和计算在数据中心完成,通过云服务提供商提供的服务,并在公共互联网上访问。
一种使用量子位处理数据的不同方式。
射频SOI是硅绝缘体(SOI)技术的射频版本。
载流子的随机捕获
快速加热晶圆的过程。
用于电子设备的关键金属。
只读存储器(ROM)只能读,不能写。
一种利用存储在存储器中的其他数据来发现数据模式的人工神经网络。
铜金属连接件将包装的一部分电连接到另一部分。
设计验证,有助于确保设计的稳健性,并减少过早或灾难性电气故障的易感性。
用于制造reram的材料
利用电阻迟滞的存储器
与掩模同义。
旨在减轻测试工程师和测试操作负担的测试数据标准。
一种用于低成本集成电路设计的开源ISA。
安全功能的可信环境。
定义设计的数字部分的抽象
优化寄存器传输级的功耗
在进入RTL阶段之前必须满足的一系列需求
基于Vera的验证方法
用来解决问题的算法
额外的逻辑连接寄存器到移位寄存器或扫描链,以提高测试效率。
在测试台上存储刺激的机制
SystemC的测试平台支持
双重图案的一种形式。
与半导体制造有关的科目
保证数据安全的方法和技术。
组合来自多种传感器类型的输入。
传感器是我们生活的模拟世界和底层通信基础设施之间的桥梁。
一种通过高速连接将信号从一块芯片上的收发器发送到另一块芯片上的接收器的传输系统。收发器将并行数据转换为串行数据流,串行数据流在接收端重新转换为并行数据流。
在半导体开发流程中,曾经按顺序执行的任务现在必须同时执行。
将测试条件参数扫过一个范围,并获得结果图。
当信道长度与源极和漏极的耗尽层宽度具有相同的数量级时,它们会导致许多影响设计的问题。
量化噪声
通过使用不同的访问方法分析信息,对设备及其内容进行的一类攻击。
一种用于功率晶体管的fet和mosfet的宽带隙技术。
将光子器件集成到硅中
仿真器用于硬件模型的仿真
用于加速仿真过程的特殊用途硬件。
地电压扰动
单晶体管DRAM
无线电池填补了无线基础设施的空白。
可合成的IP块
利用嵌入式处理器的验证方法
定义对软件设计有用的体系结构描述
电路模拟器首次开发于70年代
一种试图更精确地模拟大脑的神经网络。
一种MRAM,它的写和读路径是分开的。
一种无线传输数据的安全方法。
被认为是实现某种标准所必需的专利。
半导体测试信息最常用的数据格式。
标准在任何行业都很重要。
SRAM是一种不需要刷新的易失性存储器
对输入进行约束,引导随机生成过程
在EUV光刻过程中导致芯片缺陷的随机变量。
一种先进的MRAM
基片偏置的使用
通过基板的耦合。
网络交换机在网络内部路由数据包流量。
具有更快传输的DRAM类型
一种将多个ic捆绑在一起作为单个芯片工作的方法。
片上系统(SoC)是在单个基板上实现电子系统所必需的功能的集成,并且包含至少一个处理器
一个建立在c++语言之上的类库,用于硬件建模
SystemC的模拟和混合信号扩展
行业标准设计和验证语言
谷歌为机器学习设计的ASIC处理单元,与TensorFlow生态系统协同工作。
用于功能验证设计的软件
与热有关的噪音
硅通孔是一种将各种模具连接在堆叠模具配置中的技术。
模拟和数字集成电路的基本构件。
减少切换时间
在10nm及以下需要的多图案技术。
一种正在开发的晶体管,可以在未来的工艺技术中取代finfet。
自动驾驶汽车安全分析与评价标准。
统一覆盖互操作性标准(UCIS)提供了一个应用程序编程接口(API),允许跨软件模拟器、硬件加速器、符号模拟、正式工具或自定义验证工具共享覆盖数据。
统一功率格式(UPF)
验证方法
eRM的SystemVerilog版本
用户界面是人类用来与电子设备进行通信的管道。
保护发明的专利
硬件验证语言
用于验证的一组预先打包的代码。
一种验证集成电路设计的标准化方法。
定义将要执行的功能验证的文档
硬件描述1984年开始使用的语言
对Verilog对象的过程性访问
Verilog的模拟扩展
硬件描述语言
实现早期软件执行的硬件系统的抽象模型。
由Synopsys构建的验证方法
使用语音/语音对设备进行命令和控制。
当电源被切断时,存储器就会失去存储能力。
使用多个电压进行功率降低
今天大多数计算的基本架构,基于数据需要在处理器和内存之间来回移动的原则。
生产完成后对晶圆上的模具进行验证和测试。
在硅片上发现缺陷的科学。
三维存储接口标准
有线通信,在设备之间通过电线传递数据,仍然被认为是最稳定的通信形式。
一种不用电线就能移动数据的方法。
集成电路互连架构
X传播导致问题
一个数据驱动的系统,用于监控和提高集成电路产量和可靠性。
由研究人员或攻击者发现的产品硬件或软件中的漏洞,生产公司不知道,因此还没有修复。