中文 英语
知识中心
导航
知识中心

可靠性验证

设计验证,有助于确保设计的鲁棒性,减少容易过早或灾难性的电力故障。
受欢迎程度

描述

可靠性验证是一个类别的物理验证,帮助确保鲁棒性的设计原理图和布局的考虑上下文信息来执行用户定义检查对各种电气和物理设计规则,减少容易过早或灾难性的电力故障,通常随着时间的推移。
可靠性越来越关心集成电路(IC)设计师,尤其是在产品,如通讯、医疗、交通,在可靠性和性能不仅是市场优势,但安全有效运行的关键方面。许多可靠性检查是困难的或不可能使用传统的检查设计规则检查(DRC),布局和示意图(lv)和电气规则检查(ERC)的工具,并可能影响广泛的集成电路设计。静电放电(ESD),电气过分强调(EOS) Voltage-Aware刚果民主共和国和封闭的一些应用领域要求这些复杂几何和电气检查从而导致减少了设备寿命,可靠性、产量、缺陷逃向客户和延迟故障。

与传统的电气检查使用单一设备/销网络关系,可靠性要求通常只能被一个拓扑视图,结合电路描述和物理设备。因此,可靠性验证工具必须能够使用网络列表和布局信息执行电气检查考虑的环境布置相关的设计意图和circuit-dependent检查。这些工具也可以采用拓扑约束验证正确的结构无论电路设计规则要求他们。理想情况下,这个工具可以识别复杂的电路拓扑设计网表,流的示意图或提取的布局。一旦确认了感兴趣的拓扑,该工具通常检查特定的约束,通常定义的设计团队,无论是电子或几何。拓扑识别功能还可以用来快速检查特定部分的设计,而不是整个芯片。可编程性方面使设计团队能够增强标准铸造规则甲板包括自定义验证需求基于电路可靠性设计规则。

低功耗和multiple-power验证需要系统知识和小心跟踪信号的交叉领域。一些可靠性验证工具采用静态电压检查传播预期电压在整个设计根据输入电压IO别针。这些规则可以用来传播跨不同的设备类型来识别信号电压从一个域到另一个不适当的设计保护结构(如水平换档器)。这些多个电源域配置的验证和其他启用验证场景的布局或早期检测的原理会导致过早的硅失败。

防静电检查通常包括几个因素,如识别可能的领域的电气故障,几何约束的设备尺寸,设备数量的手指,距离供应垫,和不同的电路要求多个电力领域。当考虑到合适的设计参数,可靠性验证工具可以识别电路元素组成ESD保护结构和确保他们有正确的价值观,元素是正确连接核心IC,,,没有元素失踪。

可靠性验证通常认为晶体管位置和交互设计,可对设计产生重大影响的鲁棒性。这样的相互作用包括:
•耐点对点(P2P)
•电流密度(CD)
•Voltage-Aware刚果民主共和国,以避免与时间有关的介质击穿(TDDB)
•热门/扩散识别
•/覆盖层扩展
•设备匹配

识别领域的弱点在预处理和布线后的可靠性验证的验证环境是一个重要的方面。虽然有许多工具可以执行一个特定方面的可靠性验证(P2P或CD,或拓扑检查,例如),在环境中设计的理解,将验证拓扑和布局因素是至关重要的综合可靠性验证解决方案能够考虑这种类型的验证的所有方面在一个单一的平台。

提供的原始页面内容导师图形


多媒体

正式验收

多媒体

异构计算验证

多媒体

正式Datapath公司验证

多媒体

规划验证


相关的实体

Baidu