如何比较芯片

传统的半导体指标在最先进的设计中变得越来越没有意义。每平方厘米中晶体管的数量只在它们能被利用的情况下才重要，如果不能给所有晶体管提供足够的功率，那么每瓦性能就无关紧要了。

整个芯片行业的共识是，在每个新的工艺节点上，每个晶体管的成本都在上升，但有太多的变量需要考虑，没有人能确定上升了多少，甚至没有人能确定这是否在所有情况下都是正确的。直接比较几乎是不可能的，因为设计越来越多地为特定领域定制。虽然晶体管密度继续增加，但它不再在每个新节点上增加一倍。即使在存在高比例冗余的大规模并行设计中，通过缩小功能获得的至少部分空间也用于更粗的线路，以防止关键数据路径过热，用于控制器逻辑，或用于一些可能只适用于单个应用程序或特定用例的专门功能。

英特尔副总裁兼产品与设计生态系统实现总经理Rahul Goyal表示:“这一切都归结于定制工作负载和定制芯片，以及我们为特定应用设计和验证的方式。”“这是一种更针对特定应用的模型，因为它太昂贵了，无法满足每个人的所有需求，也无法为每个应用提供完美、完全验证的芯片。你真的必须回到用例范式。”

图1:领域特定架构的兴起。资料来源:AMD/Hot Chips

每个设计都有独特的限制条件，更高级的设计通常有更多的限制条件。例如，在5nm或3nm芯片中，仅为数十亿个紧密排列的晶体管提供电力是很困难的。根据建筑和布局的不同，热密度可能太高，无法同时使用它们。但是它们可以根据需要动态地打开和关闭，这种方法可以防止过热并延长芯片的预期寿命。

或者，可以在芯片的背面布线，以缓解一些拥塞。这增加了制造和包装的复杂性，也增加了成本。但是选择最佳的方法取决于应用程序，传统的度量方法没有帮助。

台积电业务发展副总裁张凯文(Kevin Zhang)表示:“后台电源传输已经研究了相当长一段时间。”“问题仍然是复杂性和好处之间的权衡。我们认为2nm可能是正确的集成点。你必须以某种方式将其翻转来处理另一侧，有时你必须减小晶圆以从另一侧进行连接。所以有机械方面的挑战，也有热方面的挑战。”

简而言之，芯片设计正在成为一系列复杂的权衡和实验，一种尺寸不再适合所有人。它需要在设计流程的早期进行更多的计划和实验，在验证和调试阶段进行更多的模拟、仿真和原型设计，在制造过程中花费更多的时间在各种过程上——测试、计量、检验、蚀刻和沉积，通常为同一(或同一类型)设备使用多个插入点。即使将完全相同的设计迁移到下一个流程节点，也需要在每个级别上进行更多的工程设计和更多的流程步骤。根据不同市场中芯片的预期寿命，成本需要在系统的背景下随着时间的推移来看待，而不是使用基于晶体管数量、每瓦性能甚至达到足够产量的时间的静态公式。

功耗、交付和由此产生的热效应是普遍关注的问题，它们影响着从设计到制造流程的每一步，从地板规划到材料。

“当你必须向较低的后端层供电时，事情变得更加困难，在那里你有非常细的线路，你必须从一个良好分布的均匀电网过渡到电路的极其特定的部分，”at的计算产品副总裁David Fried说林的研究．“这是我们开始看到很多挑战的地方。根据我们在过去20年里对铜后端的电迁移、应力迁移和TDDB(时间依赖性介电击穿)的了解，我们在M0和M1中创建了相对较厚的衬垫，以便铜可以成功地用于配电。在一天结束的时候，随着你的生产线规模的缩小，你最终会在这些较低的后端生产线上使用更多的内胆和更少的铜。现在的线路大多是衬垫，这些衬垫有更高的电阻。我们开始看到无衬管方法的引入，包括使用不同金属的超薄衬管或薄封隔器。”

芯片制造商早在十多年前就预见到了这种转变。英特尔获得了专利2013年的钴互连及其制造方法。从那时起，钴被用于从触点和互连到沟槽衬垫的所有东西，并且在铸厂和大学正在进行更多的实验，以帮助处理与增加动态功率密度和静态电流泄漏相关的热量。

“互连变得越来越重要，”台积电的张说。“有创新的方法，包括新材料。如果你考虑一条铜线，大部分的电阻实际上来自于阻挡层。能够降低阻挡层电阻的新材料非常非常重要。我们的研发团队正在积极探索低k材料和空气间隙等材料，以进一步减少寄生效应。”

新材料在制造业中很少引入，因为它们需要在大批量生产中得到持续部署和验证，通常与其他工艺一起使用。2000年，在130纳米工艺中，工艺工程师们将铝制互连层替换为铜制互连层时遇到的困难仍然让他们感到畏缩。做出这些改变一定有很好的理由，探索是一个持续的过程。

Fried解释道:“与铜相比，钴具有更高的体积电阻，但由于可以使用更薄的衬垫，因此可以将更多钴放入插头或线路中。”“因此，尽管钴具有更高的体积电阻，但事实上，你可以让更多的钴进入线路，从而降低了线路或插头的总体电阻。你会看到一些新的金属在使用，比如钼，它开始被更频繁地使用。不幸的是，这并不像说我们要用其他金属取代铜那么简单。芯片上会有特定的插入点，在那里，材料的成本和材料的集成，从电路效益的角度来看是合理的。”

不同的公司，不同的关注点
这些理由的定义正变得越来越狭隘。在性能规模的高端，最大的数据中心由谷歌、亚马逊、Meta、百度和阿里巴巴等公司运营，这些公司现在都设计了自己的处理器来处理内部开发的算法。在个人电脑和智能手机市场，苹果设计了与软件紧密结合的处理器，与之前的现成芯片设计相比，大大延长了电池寿命。MacBook电池一次充电续航时间从过去的5小时增加到20小时甚至更长，这并不罕见。

但这些指标对每个公司来说都是独一无二的，设计和测试这些复杂芯片所需的成本不再被孤立地看待。处理器现在被认为是更大系统的战略部分，它们可能包括各种组件，从cpu和gpu到npu。并不是所有这些都需要在5nm或3nm工艺下开发，也不是所有这些都需要一直使用或用于关键功能。

图2:随着时间推移有效计算的不同度量。资料来源:Tesla/Hot Chips 34

尽管如此，它们都需要像预期的那样工作，传统上这是用产量来衡量的。但有办法在不生产完美芯片的情况下保持产量。可能有足够的冗余来抵消错误，或者有足够的弹性来允许它在规范内运行。因此，传统上可能被认为是坏芯片的芯片可能仍然足够好。

“没有什么是完美的，”imec 3D系统集成项目高级研究员兼主任Eric Beyne说。“有一定程度的失败可以通过某些测试，这并不一定是戏剧性的，因为您将在稍后的功能测试中发现它们。所以有“足够好”的测试。可能会有冗余，比如总线接口，它们可以有冗余的线来进行错误编码。当然，这是以延迟和复杂性为代价的。你可以设计出容错的接口，但在某种程度上，这会让你付出代价。这是一个很大的权衡。要么成本问题，要么一切都如你所愿完美无缺。”

这并不意味着不适合一种应用的芯片也不能用于其他地方。微软软件产品管理总监迈克•麦金太尔表示:“某些市场对兼容性的要求有所不同上的创新．“多年来，人们一直在构建内存多维数据集，而内存多维数据集有一定的性能阈值。但该性能阈值是由该堆栈中最低的芯片性能设置的。所以如果你把所有的高速内存都放在那个堆栈里，它就会是一个高速等效的芯片堆栈。但如果你在那里放一个低速存储芯片，整个堆栈就会受到一个芯片性能的限制。这也发生在系统层面。你是否有高质量的芯片进入系统，进入高性能市场?或者你有一个鲜为人知的芯片质量，可以投入到一般市场?因此，它可能是服务器、笔记本电脑和其他一些实用计算系统。”

更多的选择，也许太多了
关键问题是芯片将被用于何处以及如何使用。

“某些技术适用于某些解决方案或某些问题，”imec的贝恩说。“这并不是说他们会在所有事情上都在身边。对于像扇入、扇出和系统内包这样的东西，有一整套有用的技术。这取决于你想解什么。如果你想一下手机中的射频模块，那些所谓的芯片可能是一个封装中50个不同组件的集合，但相对而言，这些组件之间的连接很少。因此互连密度较低。你不能对人工智能内存逻辑分区做同样的事情，这是非常不同的。”

不过，越来越明显的是，芯片行业的大部分活动并不是发生在前沿节点上，在这些节点上，晶体管数量或自动功率、性能和面积/成本效益等指标都是可以炫耀的。具有讽刺意味的是，大多数对指标的担忧都发生在更成熟的节点上，特别是在芯片和高级封装方面，以及可能适合汽车等应用的芯片。

在包装方面，有太多可能的组合，以至于指标变成了分布和概率，而不是固定的数字。“高级包装不仅是灵活地打开和关闭东西，使它们适合在一起，而且还设计不同的方式，使它们适合在一起，”金阿诺德说，首席开发官布鲁尔科学．“我们的领域将会发生很多变化。现在的问题是，在所有可能的途径中，哪些将成为赢家，哪些将成为利基市场。”

现在很难确定，因为市场上的活动太多了。边缘的构建，以及所有将利用边缘计算的设备——汽车、工业设备、物联网设备、智能手机——正在为每个人创造足够的工作，从领先的边缘到成熟的节点。在UMC第二季度与分析师的财报电话会议上，这一点显而易见。“我们相信28和22纳米将是持久的节点，并得到非常多样化的产品组合基础的支持，”刘琦堂表示。联华电子的首席财务官。“在未来几年，我们预计28和22的需求将保持强劲，受到Wi-Fi 6、6E、GPON(千兆无源光网络)领域网络以及OLED驱动程序应用等应用的推动。”

因此，虽然UMC仍计划将finfet添加到其产品中，但这并不是当务之急。“我们将继续在finFET方面取得进展，但从产能部署的角度来看，与目前的其他节点相比，它的优先级确实较低，”联华电子总裁王俊峰(Jason Wang)表示。“我们仍然在路线图上列出了14个，但重大的产能部署计划还不是在近期。”

这种方法在GlobalFoundries得到了响应，该公司专注于在成熟节点上进行独特的实现，而不是在设计少得多的最先进节点上进行激烈的争斗。GlobalFoundries负责技术、工程和质量的高级副总裁格雷格·巴特利特(Gregg Bartlett)表示:“特别是设计套件，是我们的差异化领域。“因此，即使我们的竞争对手拥有完全相同的晶体管性能，我们也可以用pdk得到更好的产品，因为我们与EDA公司集成了功能，或者我们用元素模拟了硅，为我们制造了更好的产品。作为一个硅或材料的人，我总是想根据晶体管性能、更好的驱动电流、更低的泄漏、更高的温度兼容性来区分技术。但越来越多地，它是关于设计环境或设计意图的。我们有一个非常大的PDK致力于确保我们的客户想要的EDA工具能够为他们的设计提供信息。”

最后，我们可以使用芯片来混合和匹配几乎所有的东西。这意味着一个小的逻辑元件可以在3nm或更小的尺寸上创建，并使用一些现成的或定制的互连方案与180nm芯片集成在同一个封装中。这里的优势在于第三个维度。这可用于减少各种类型的噪声，改善散热，并提高成品率，通常随着芯片物理尺寸的减小而增加。这甚至允许在一些组件中实现更高的密度，这在过去是不可能的，因为掩模光刻的局限性。

”曲线进行能够实现比传统的更好的进程Windows吗OPC的首席执行官Aki Fujimura说:“它被限制在曼哈顿(45°)形状d2．“面具的形状曾经受到限制，几乎可以说是曼哈顿形状，因为面具是用VSB(可变形状电子束)书写的。每个技术节点，甚至EUV，都越来越难使晶圆形状在制造过程中尽可能一致。大约20年来，人们已经确定，在口罩上使用曲线形状可以达到最佳的均匀性。”

但是哪些指标适用于这种方法呢?

结论
虽然芯片制造商和系统公司仍然需要证明他们的指标是正确的，但真正的价值要复杂得多，而且是针对特定领域的。I/O的速度可能对拖拉机上的传感器无关紧要，但对于连接基础设施的汽车或附近汽车中的芯片来说可能至关重要。同样，处理速度对于用于手机内流媒体视频的芯片来说可能不那么重要，但对于探测高超声速导弹的飞行路线至关重要。

这引发了未来消费者将如何区分不同设备的问题，也为系统公司如何将不同部件组合在一起提供了一系列可能的选择。但至少在短期内，可能会有更多的困惑。过去50年来一直定义芯片架构的指标正变得越来越不重要，真正重要的指标可能太复杂而无法解释。

相关阅读
结构、晶体管、材料的巨大变化
谁在新一代芯片中做什么，他们预计什么时候做。
缩放，高级包装，或两者兼而有之
选择的数量在增加，但权衡的清单也在增加。