中文 英语

向小芯片进军

异质集成的好处是众所周知的,但是实现它并不容易。

受欢迎程度

在最先进的工艺节点上开发单片芯片的时代正在迅速缩短。几乎所有在设计前沿工作的人都在寻找使用离散异构组件的某种类型的高级封装。

现在的挑战是如何将整个芯片行业转变为这种分散的模式。这需要时间和精力,还需要对公司、技术和重点进行重大调整。随着在每个新节点上扩展的好处不断减少,芯片制造商正在寻求架构和定制来提高性能和降低功耗。Systems-in-package3 d-ics2.5 d,扇出都是可行的选择。但最大的玩家正在寻求芯片来帮助提供某种程度的大规模定制,其中功能可以像乐高玩具一样添加,并按预期工作。

“我们处在一个新时代,”William Chen说,日月光半导体的家伙。“在过去,我们常常考虑三个部分——用户、晶圆厂和中间的包装人员。现在我们必须考虑一个更广阔的生态系统。我们需要设备,我们需要设计工具,所有这些都必须协同工作。这是因为每个人都有一个共同的目标,即异构集成、堆叠小芯片和定制解决方案。过去,我们只有一条路可走。现在我们有多种方法。所以我们可以找到一个特定用例的最佳组合,这可能与另一个用例不同。”


图1:2.5D和3D-IC封装。来源:日月光半导体

陈的观点在整个行业得到了共鸣。“这是工具箱中的另一个工具,”布鲁尔科学.“这不仅在于如何灵活地打开和关闭东西,使它们结合在一起,而且还在于设计不同的方法来使它们结合在一起。这是英特尔的哲学,他们并不是唯一这样做的公司。这是如何创建这些组合在一起形成整个系统的问题。这是具有挑战性的部分。”

应用程序正在推动技术解决方案。Leti首席技术官兼副总监Jean-Rene ' Lequepeys表示:“行业现在正在寻求智能集成解决方案。“例如,使用SOITEC的SmartCut技术的当前版本,将会有InP在硅上的组合,或GaN、SiC、SOI等,以满足应用。”

几乎所有参与的人都认为这是一个过程,而不是一个快速的改变,而且充满了重大障碍。“小芯片的生态系统实际上正在形成,”三星电子产品规划副总裁Indong Kim说三星电子.“考虑到摩尔定律的情况,人们对它有很多投资和兴趣。我不知道是否有人真的有解决这个问题的银弹。我们正在密切关注事态发展。但这不仅仅是一种单一的技术。你需要研发创新的包装,以及各种ip的接口。你还必须能够找出哪些是已知的好模具,并确保你有适当的产量。我们有无数的问题要回答。”

材料问题
挑战之一是如何集成在不同节点开发的芯片,使用不同的衬底或电介质薄膜,这些芯片可能在不同条件下以不同的速率对热或老化产生不同的反应,包括这些不同的芯片在封装中的位置。

“关键趋势之一是新材料,”at的首席技术官谢伊·沃尔夫林(Shay Wolfling)说新星.“过去,我会在实验室里稳定材料,一旦它排好线,我就不需要测量任何东西。我会在空白晶圆上测量,以确保一切都在控制之中。但是材料和结构的重要性现在是如此的重要以至于每个原子都很重要。在工艺过程中的每一次变化中,如果你把温度提高得太多——即使是退火过程中的微小变化——你也会改变材料的性质。所以你需要监控他们。晶圆边缘可能有不同的密度,这将会有不同的表现。”

不同的材料也使得预测这些不同的部件如何与其他部件一起工作变得更加困难。

微软软件产品管理总监迈克·麦金太尔说:“关键是一致的特征描述。上的创新.“使用芯片的原因是为了获得产量和性能的灵活性。所以,虽然像锑和铋这样的材料对通信有好处,但我不想用这些材料来制造CPU,因为这会影响我的晶体管性能。所以我基于最适合芯片的技术来构建芯片。从经济角度来看,我不认为小芯片的数量会下降。如果有什么变化的话,那就是数字会上升。”

设计问题
布局对这些设备的功能至关重要,它涉及许多因素,例如用例、热膨胀系数、各种类型的噪声,以及它们随着时间的推移和在给定的功率预算内的表现如何。

imec高级研究员、研发副总裁兼3D系统集成项目主任Eric Beyne表示:“目前的行业状况就像芯片,不同的公司可以分别生产不同的分区,然后它们一起讨论。”“它可以工作,但它确实引入了PHY接口,并且没有减少延迟。所以你只能在非关键的时间问题上这样做,比如L3缓存,而不是L2缓存。因此,如果你想进入芯片内部,深入到核心本身的层次结构中——比如L1或L2缓存,那么你可以拆分设计。但你不会使用现成的内存。它将和你的芯片一起设计。因此EDA工具需要能够处理不同层的PDK,在位置和路线期间一次性处理。这是我们一直在与Cadence合作的事情,他们已经发布了实际的地点和路线工具,以满足这种深度,我称之为3D SoC。从设计的角度来看,有很多挑战,因为你必须在多个层面上进行位置和路线的设计。工具通常不是这样工作的,因此您必须指导工具,例如,将内存放在一个级别上,将逻辑放在另一个级别上。 And then you optimize the interconnect.”

互联在挑战列表中排名也很高。Chiplets需要将各个模具相互连接,最后连接到封装中的基板上。今年早些时候发布的Universal Chiplet Interconnect Express (UCIe)标准就是朝着这个方向迈出的一步。它结合了CXL和PCIe协议。然而,这种方法在真正“通用”之前还有一段路要走。

物理层是起点。“你必须把物理物理量弄对,”微软首席营销官Michal Siwinski说Arteris IP.“你需要确保身体水平发挥作用。这是我们看到更多更大的参与者走到一起的地方。我们需要一到两种标准的方法来将所有的东西连接在一起。但要真正做到这一点,你必须能够以一种标准化、可重复的方式做到这一点。”

集成和连接问题
虽然将多个芯片集成到一个封装中已经在20世纪80年代出现,但将现代芯片分解成核心部件,然后将它们集成到一个封装中要比旧的多芯片模块难得多。

“采用单片集成电路的最大好处之一是连接数量减少了。产品营销总监马克·斯温宁说:“你只是在边缘处设置了I/ o,所以可靠性飙升。”有限元分析软件.“但现在我们要进行异构集成。我们太长时间以来都是一体的,以至于我们已经忘记了相互连接并不是什么好东西,现在我们又回到了数百万个微小的凹凸连接。它的可靠性是多少?”

这些考虑因素可以影响生产的各个方面,从设计到如何进行检查。“我们看到很多人对小芯片很感兴趣,”埃尔凡特·佐里安说,他是该公司的首席架构师和研究员Synopsys对此.“在许多情况下,他们通过物理物理层进行通信。如果是逻辑到逻辑的交流,他们使用的是UCIe。如果是逻辑到内存的芯片,则使用HBM,但在这两种情况下都需要用于诊断、修复和监视的引擎。过去,我们只对记忆依赖测试和修复。今天我们先来看看。我们不想等到芯片失效。这就是我们需要监控的原因。这是预防性维护。通过监测,你可以看到随着时间的推移,你就会知道什么时候会发生一些事情。”


图2:未来事物的形状- 3D-IC。来源:Synopsys对此

这也是晶圆代工厂和idm正在建立自己的生态系统的原因之一。例如,台积电(TSMC)开发了一种3DFabric,可以用于前端和后端包装。要建立一个商业芯片市场,让多个厂商的芯片按照能够真正即插即用的标准进行开发,将会困难得多,据一些业内人士称,这可能需要五年的时间。

“当我们构建这些基于芯片的多芯片系统时,我们需要验证芯片A到芯片B到芯片C之间的电导率在整个封装过程中都是正确连接的,”英特尔IC封装产品管理总监John Park说节奏.“在IC领域,我们称之为LVS(布局与原理图),但在代工封装层面需要应用类似的概念。对于单个芯片来说,它并没有那么复杂,但是当你移动到FOWLP中的多个芯片或小芯片时,你需要验证所有的东西都正确地连接在一起。当人们将设计流程整合在一起时,尽早思考这一点非常重要。”

除此之外,晶片还面临着异质结构的其他挑战,如热应力和机械应力。

“你有一个单一的芯片,它的温度更均匀,”Swinnen说。“但是当你在中间层上有多个芯片时,你会有不同的温度,它们会以不同的方式膨胀。你可能会出现翘曲,现在的微凸点如此之小,它们的可靠性处于危险之中。我们知道应力会影响晶体管,甚至电线的电性能。不同的应力会对电参数产生不同的影响。”

但还有更多。小芯片还面临着另一个熟悉的挑战——换模。Cadence公司的Park表示:“解决芯片移位问题对于从单一或两个芯片发展到支持多个芯片至关重要。”“死的人越多,每一个都有一到两度的轻微偏移,然后你把六个放在一起,就再也没有联系了。”

John Parry,电子行业经理西门子EDA他也指出了类似的问题。“你将面对各种相互影响的挑战。从一个骰子的角度来看,一个好的解决方案实际上会让下一个骰子的情况变得更糟。如果我能将更多的热量从一个芯片传导到基板上,它会使芯片变冷,但它会提高基板的温度,从而提高所有其他芯片的温度。这就像打地鼠游戏,你刚解决了一个问题,另一个领域就又出现了问题。”

好处
不过,还是有好消息的。由于许多现有的方法都不是最优的,因此芯片可以帮助业界更好地应对热问题,这些问题已经成为先进架构的持久问题。

“热节流绝对是一种降低温度的机制,”高级工程师内森·惠特彻奇说,公司.“但没有人喜欢这样做,因为你所有的工程工作都是为了让你的设备拥有尽可能多的功率和性能,这只是一种浪费。”

芯片为智能布局提供了更多的机会,这样就可以避免像将逻辑芯片堆叠在逻辑芯片上这样的问题,以及随之而来的热量滞留问题。

帕里说:“你仍然是在非常接近的地方进行积分。“你是在一个互连密度非常高的衬底上做的,但你是在平面内做的,而不是堆叠它们。这样你就可以把不同的包或者不同的芯片放在一起它们有不同的材料。它允许您对任何一个小芯片使用成本最优的解决方案。它也为低功耗设计提供了一些机会,因为通过这种基板设计,你可以拿一个芯片,只给你想要的部分供电,这样你就不会给你不需要的部分供电。从字面上说,你可以无限巧妙地把东西组合在一起。”

结论
尽管存在实现上的挑战,但小芯片的未来看起来很有希望,特别是随着UCIe标准的发展。斯温宁说:“芯片的想法肯定越来越受欢迎。”“在商业领域,这仍然是一个梦想,但它正在被应用。例如,AMD在自己的公司内部有一个芯片生态系统,有自己的产品。”

随着芯片产业的不断发展,JCET全球技术营销高级总监Michael Liu仍然没有解决一个问题,这是一年前的照片.“每当我们的客户和我们谈论芯片时,他们总是会问这样一个问题:‘就上市时间而言,芯片能在多大程度上帮助我们?“我们总是发现很难量化这些问题的答案。异构集成的整个价值链尚不清晰。这是我们所有人——osat、代工厂和idm——在这一过程中需要思考的问题。”

有关的故事
UCIe真的是通用的吗?
为什么为即插即用芯片开发多厂商标准如此困难?

为小纸片铺平道路
不同的互连标准和封装选项正在为大规模采用芯片做好准备。



留下回复


(注:此名称将公开显示)

Baidu