中文 英语

全面的s参数验证覆盖模拟FastSPICE


随着制造技术的发展,集成电路设计正在加速转型。集成更多功能的需求导致了更密集的模具、多模芯片、堆叠的3D ic和先进的封装。此外,设计技术不断朝着支持更高数据速率的方向发展,以满足日益增长的对更多和增强的连接的需求。我们现在必须处理更多……»阅读更多

通过行业标准检查确保ESD保护验证


电子设计自动化(EDA)静电放电(ESD)防护的验证是一项复杂的任务。不同的集成电路设计公司使用不同的ESD防护方法、不同的设计流程和不同的验证工具。为了建立一个一致和全面的ESD EDA验证流程,ESD协会(ESDA)提供了ESD遵从性建议。»阅读更多

RISC-V推向主流


RISC-V内核开始出现在异构soc和封装中,从一次性的独立设计转向主流应用,从加速器和额外的处理内核到安全应用,它们都被用于各种应用。这些变化虽细微,但意义重大。他们指出,越来越多的人接受基于开源指令集的芯片或小芯片。»阅读更多

加快早期设计规则探索和物理验证


确保早期IC设计的物理验证实际上提高了IC设计和验证的生产力,这意味着让工程师能够专注于那些在早期设计中有效且关键的错误。Calibre nmDRC Recon功能提供了早期设计的选择性DRC,专注于真实的、相关的错误,忽略了产生意义的规则检查。»阅读更多

博客评论:12月20日


Synopsys的Twan Korthorst解释了pdk如何通过提供多种类型的波导、分配器、组合器和滤波器等无源器件以及移相器、探测器、半导体光放大器和激光器等有源器件来帮助加速光子IC设计过程。西门子EDA的Harry Foster检查IC和ASIC设计趋势,包括…»阅读更多

RISC-V中的高效跟踪


具有RISC-V核心的系统通常包括多种类型的其他处理器和加速器。Peter Shields是西门子数字工业软件公司Tessent的产品经理,他谈到了调试和跟踪在上下文中需要什么,包括需要全速不受干扰的观察,跟踪什么以及何时跟踪,以及嵌入式IP如何识别并报告哪些分支正在被使用……»阅读更多

向小芯片进军


在最先进的工艺节点上开发单片芯片的时代正在迅速缩短。几乎所有在设计前沿工作的人都在寻找使用离散异构组件的某种类型的高级封装。现在的挑战是如何将整个芯片行业转变为这种分散的模式。这需要时间,精力,以及大量的现实。»阅读更多

3D-IC可靠性随温度升高而降低


3D-IC设计的可靠性取决于工程团队控制热量的能力,热量会显著降低性能并加速电路老化。虽然至少从28nm开始,热就一直是半导体设计中的问题,但在3D封装中处理热问题更具挑战性,因为电迁移可能会在多个层面上扩散到多个芯片。“是…»阅读更多

博客评论:12月14日


Siemens EDA的Harry Foster检查了FPGA项目中设计和验证语言的采用趋势,包括测试台方法和断言语言。Cadence的Veena Parthan发现,赋予电动汽车电池作为储能设备的第二次使用寿命可以将其使用寿命延长5至8年,但电动汽车电池缺乏标准化带来了挑战。Synopsys对此……»阅读更多

变异性变得更有问题,更多样化


随着晶体管密度的增加,无论是在平面芯片还是在异质高级封装中,工艺可变性都变得越来越成问题。在纯粹数字的基础上,还有更多的事情可能出错。“如果你有一个500亿个晶体管的芯片,那么就有50个地方可能发生十亿分之一的事件,”Synopsys研究员罗布·艾特肯(Rob Aitken)说。如果英特尔…»阅读更多

←老帖子
Baidu