功率一直是优化的次要考虑因素，但在未来，它可能是最重要的。
越来越明显的是，热量将成为半导体未来的限制因素。目前，芯片的大部分部分在任何时候都是暗的，因为如果所有部分同时工作，产生的热量将超过芯片和封装消散能量的能力。如果我们现在开始考虑堆叠模具，其中提取热量的能力保持不变，热量发生器的数量增加，这将是一个相当暗淡的未来。
也许有人会发明更好的晶体管，或者电阻和电容更小的电线。但在这一点上，已经探索了更明显的进步，成本总是会限制一些解决方案。
在过去的40或50年里，优化一直与性能和面积有关。功率在大约20年前才开始成为考虑因素，当时人们意识到，在相同的基本架构下，性能每增加一个百分比，功率就会增加一个更大的百分比。Dennard缩放停止在每个新节点上自动提供相同水平的节能，这也没有帮助。
即使在今天，当我采访人们并询问功率是否是优化的主要考虑因素时，答案通常是，“我们必须首先满足性能指标，然后我们才能担心降低功率。”在未来10年里，我预计这种心态将转变为“实力第一”的做法。真正的问题是，在既定的能力预算范围内，我能在给定的任务上获得多少性能?你不能先看业绩来得到答案。
在过去的几十年里，通过对设计进行分析和定位潜在的节省，人们创造了一些工具来节省浪费的电力。大多数时候，这些节省可以自动应用，不用担心搞砸任何事情。例如，晶体管的路径有松弛，或时钟门控，当它可以显示它将没有逻辑影响。其他策略的影响略高，如功率域切换，其中泄漏电流可以在不使用时块消除。然而，这些确实增加了设计的复杂性，并引入了一些潜在的灾难性问题，使一些设计陷入困境。
但所有这些技术都只是试图回收浪费的电力。他们都没有正面解决这个问题。所需要的是影响系统架构的功率优化策略——包括在为其优化的处理平台上运行的软件中使用和可能实现的算法，这些算法考虑在系统中移动的每个数据字节的有用性，等等。
但这个行业有如此大的动力和惯性，改变是非常困难的。我们正在看到越来越复杂和重量级的协议被定义为一致性和连接性，所有这些协议都试图尽可能少地破坏目前存在的不良做法。
有一些令人鼓舞的迹象。领域特定计算是由John Hennessy和David Patterson在2017年的图灵演讲，以及RISC-V ISA的快速行业采用以及围绕它的所有工作所点燃的一个领域。他们这么做的主要动机可能不是降低能耗，但这至少是个开始。
另一个令人鼓舞的领域出现在我为即将发表的关于功率优化主题(从RTL开始)的文章进行的一些采访中。当被问及未来以功率优化为主要考虑因素的可能性时，人们对未来更好的做事方式充满了激情、兴奋和希望。
20年前，当电子系统级(ESL)这个术语被用来定义EDA新时代的技术时，人们非常兴奋，而且可能是自该行业成立以来我们在新EDA工具上看到的最大投资。这是一次寻找新的抽象概念的尝试，新的工具可以像RTL为Synopsys所做的那样为他们所做的。
我也被卷入其中，但我们都错了。没有什么新的神奇的抽象概念可以驱动新一代的设计师和工具。它确实产生了一些好东西，但与最初的预期完全不同。但我们现在能看到新时代的起源吗?新的抽象、流程和工具，主要关注的是动力和能量?新一代的设计将能够最大限度地提高每瓦性能，而不是通过优化，而是通过设计?
有足够多的人关心这个星球吗?作为工程师，我们是否在某种程度上对我们所创造的产品的能源消耗负责?我确实看到越来越多的人关心这些事情，但我也看到许多技术进步完全是在浪费能源，它们的唯一动机是利润。
编者注:如果您知道在面向功能设计的工具或方法领域有任何令人兴奋的发展，我很乐意听到它们。
|
|
|
|
|
|
|
|
嗨,布莱恩。TL-Verilog自动化了细粒度的时钟门，所以它从一开始就作为一流公民出现在那里，而不是事后才想到的(由于它的最后时刻的影响而被丢弃)。
我提出了一种热方法，使用从芯片到冷却剂的热阻为0.0074°C/W，对应的ΔT为5.2°C，并在系统水平为2kW/立方英寸的可实现功率密度来封装一个700W Hopper H100 sm3芯片。这种热解决方案可以大大降低高密度电子系统设计和制造的复杂性。如果您想讨论，请联系我。我不是联盟的成员。
今天，我们开始看到设计受到功率的限制，即它们的性能受到允许的最大功耗的限制。因此，“电力优先”已经成为现实，我们所需要的是EDA技术，它可以指导用户做出智能电力(和能源)驱动的硬件架构决策和软件结构。有很多创新的机会!
亲爱的布莱恩，谢谢你的文章。有一种可扩展的方法可以在设计层面上提高电源效率，那就是完全绝热开关，这是我从90年代中期就开始研究的领域。如果处理得当，可以在功耗限制范围内将原始吞吐量密度提高高达~100倍(如果流程优化为低泄漏，甚至会更高)。如需更多信息，请随时与我联系。
很棒的文章，布莱恩。是的，能量密度继续增加，因为从移动到更先进的节点所降低的功率没有跟上晶体管密度和动态功率的增长。
时钟门控和DVFS的功耗降低不足以缩小差距。我目前在一家公司(Rezonent)工作，该公司已经找到了一种方法来回收芯片中的耗散能量，可以节省30%的电力。这可以应用于芯片中的所有功率组(逻辑、内存、时钟)，并已在28nm加密芯片中得到验证。对区域的影响最小，对RTL没有功能影响。如果您想了解更多，我们期待与您进行更详细的讨论。
嗨，布莱恩，我周日发了一封电子邮件。只是提醒一下，以防它被标记为垃圾邮件。伟大的文章。