SOT-MRAM将挑战SRAM

在新的非易失性存储器(NVM)技术时代，另一种变体正准备加入竞争——一种名为自旋轨道转矩(SOT-MRAM)的新版本MRAM。让它特别有趣的是，它有可能在某一天取代片上系统(soc)和其他集成电路中的SRAM阵列。

的主要优势SOT-MRAM科技带来了更快的写入速度和更长的续航时间。与任何新技术一样，在成本和复杂性方面都存在挑战，而且看起来很有吸引力的技术仍然可能无法大规模采用。但随着研究的继续，当这项技术商业化时，其中一些缺陷可能会得到解决。

“对于SOT-MRAM，因为它使用了不同的机制，它的写入性能比上一代STT-MRAM高10倍，”明池刘说，员工技术营销经理，嵌入式存储器Synopsys对此．“而且它在终身可靠性方面也有优势。”

MRAM是当今进入商业生产的众多非易失性存储器技术之一。一个早期的版本，被称为切换MRAM，已经存在了一段时间，最新的商业可用选项是自旋转移扭矩，或STT-MRAM．

MRAM加入了其他技术的竞争闪光从其NVM基座。到目前为止，Flash仍然提供最低的每比特成本——这对任何新手来说都是一个障碍——但它也有缺点，比如编程时间长，需要一次编程和删除大块数据。后者使得闪存管理更加复杂。它在编程单元格时也会消耗大量能量，而且很难嵌入逻辑。

与闪存相比，STT-MRAM承诺更低的功耗和更快的写入时间。但这需要权衡在速度和耐力之间，这表明不同的设备可能更适合不同的市场，一些针对性能调整，另一些针对需要很多写入周期的应用程序。

SOT-MRAM有望消除这种权衡。Antaios创始人兼首席执行官Jean-Pierre Nozières表示:“对于STT，你必须放弃留存率或耐力。“在这里你可以获得耐力、留存率和高速。”

替换静态存储器当然是一个巨大的挑战。“SRAM可以在任何逻辑芯片上实现，无需任何额外的处理步骤，它是最快的存储器之一，可以在运行中实现节能(如果有泄漏)，”DDR、HBM、闪存/存储和MIPI IP的集团产品营销总监Marc Greenberg说节奏．“但它也是占地效率最低的一种，而且很不稳定。”

SOT-MRAM应该能缓解某些区域的压力，并增加波动性。虽然它不能取代最快的SRAM，但它可以帮助使用较慢SRAM的大型阵列。

要理解SOT-MRAM如何应对这些挑战，就需要讨论基本的比特单元是如何工作的——更重要的是，它是如何编程的。

STT-MRAM
现代MRAM设备采用了所谓的磁隧道结(MTJ)。它可以简化为有三层-固定或“固定”磁层，隧道电介质和自由磁层。

在编程器件时，将自由层的磁场设置为平行于或反平行于固定层的磁场。这个想法是，有效地，固定层过滤了通过它的电流的自旋方向。当电流击中另一个磁层时，如果它的方向相同，那么就会有更多的电流通过。如果方向相反，通过的电流就更少。

图1:读取电流的大小取决于两个磁层的相对方向，建立了电池的状态。资料来源:Bryon Moyer/Semiconductor Engineering

在STT-MRAM MTJ中，通过在MTJ中运行大电流来编程细胞。方向决定了自由层的编程方式。更当前的程序“更难”，使访问时间更快。但它也会对细胞造成损害，从而导致磨损。如果需要更高的持久时间，则必须降低写入电流，从而减慢进程。

“目前的缺点是它的写速度比读速度慢10倍，”刘说。“由于性能较慢，很难取代SRAM。”

图2:STT-MRAM细胞编程时使用的写入电流大于穿过MTJ的读取电流，这会对细胞造成长期损伤。资料来源:Bryon Moyer/Semiconductor Engineering

SOT-MRAM
SOT-MRAM有一个不同的写入路径，电流沿着MTJ的底部(平面内)流动，而不是通过它。这将编程与读取路径解耦，并消除了STT-MRAM编程可能发生的损害。这需要一个新的层，通常称为带，编程电流将通过它流动。

图3:SOT-MRAM单元被编程为沿带运行的电流，消除了MTJ损伤。在这种情况下，自由层倾向于在底部接近带子。资料来源:Bryon Moyer/Semiconductor Engineering

SOT技术有两个基本的挑战，仍然是许多研究和开发的主题。第一种是关于写作时需要外部磁场的问题。第二个与比特单元的大小有关。

舞台,切换
第一个挑战是如何确定场的方向。从最纯粹的意义上讲，编程机制涉及到一些随机因素，对于给定的磁域，很难控制磁场的走向。

至少有两种方法可以实现这种控制。一种是做一个不对称的带子，但这会影响细胞面积。另一种是施加外部磁场，这种方法有明显的缺点。

虽然外场方法的商业开发一直在向前推进，但研究人员已经确定了执行所谓“无场”切换的潜在方法。新兴的解决方案对于那些不了解材料、表面状态、自旋指数等复杂问题的人来说是具有挑战性的Dzyaloshinskii-Moriya效应,Rashba效果,以及其他出现在许多论文中的奥秘。

但研究人员[1,2]发现，通过将正确的金属和正确的组合夹在一起铁电或ferrielectric材料，并与正确的自旋指数关系，磁对称性可以被打破，以驱动所需的方向。

一般的期望似乎是，当商用设备出现时，它们将能够实现无场切换。

减小比特单元大小
一个更具挑战性的问题是，STT单元有两个终端由读和写电流共享，而SOT单元有三个终端，因为写电流有自己的路径。这意味着另一个选择晶体管。这是默认配置，它比STT拥有更大的位单元。这是多余的晶体管，这是大尺寸的主要原因。

“SOT在任何地方都比STT好，除了一个非常重要的因素——面积成本，”Nozières说。“我们的目标是实现SRAM面积的一半。你可以做到零泄漏和更简单的外围，因为不需要睡眠和唤醒模式等等。”

图4:STT使用两个终端单元，而SOT需要一个额外的写入电流终端。资料来源:Bryon Moyer/Semiconductor Engineering

STT和SOT位元之间的区别可能没有人们想象的那么大。Antaios董事会成员兼顾问巴里·霍伯曼(Barry Hoberman)说，事实上，这比人们直觉上认为的50%的增幅要小。

对于STT，写入路径由选择晶体管和高阻MTJ组成。在SOT中，它是选择晶体管和低阻带。因此，使用STT时，晶体管上有压力以降低电阻-这意味着它需要更宽。

SOT晶体管没有同样的压力，所以它的尺寸可以更小，足以缩小比特单元的大小差异。具体的规模和当前的数字仍然是专有的。

然而，SOT电池仍然比STT电池大，因此正在努力减少这种影响。电路技术和更复杂的思想已经在论文中提出，展示了消除其中一个终端的方法，我们将讨论其中的几个例子。目前看来，这些似乎只是想法，还不清楚它们是否会被商业化。

2018年CEA Tech、Aix-Marseille大学、Grenoble Alpes大学和CEA Leti的一篇论文[3]展示了两种可能的电路方法，其中一种涉及通过MTJ的一些泄漏。这并没有消除第三个终端，但它们将选择的晶体管数量分别减少到一个和零。

图5:两种提议的电路，消除一个或两个选择晶体管以减小比特单元大小。在左边，读写路径是共享的，写入时有一个小电流通过MTJ;大部分电流通过选择的晶体管，因为它的电阻较低。在右边，有单独的读和写路径，没有选择晶体管。(文章中有些细节不清楚。)来源:Bryon Moyer/半导体工程基于原始论文。[3]

新加坡国立大学、印度理工学院和高丽大学[4]也提出了一种共享单行中所有单元的写终端的方法，从而消除了每个单元都有自己的写终端的需要。

该机制是微妙的，涉及到磁堆栈上的栅极材料，可以从自由层中积累或移除氧离子。这些离子的存在与否决定了自旋累积在条带和自由层界面的极性。以这种方式，使用一个方向的电流加上每个单元的栅极电压——不需要接入晶体管所需的面积——线上的每个单元都可以被编程到自己的状态。

图6:一层氧化钆含有氧原子(黄色圆圈)，氧原子可以在正电压的影响下迁移到钴中，在钴/铂界面上建立一个自旋极性。负电压将氧气拉回去，形成相反的界面极性。来源:Bryon Moyer/半导体工程基于原始论文。[4]

目前的挑战是，这些离子的迁移时间很长，这会影响写入访问时间，所以目前这只是概念上的。它是否能发展成一种商业上可行的缩小比特单元的机制还有待观察。

从长期来看，还有其他的想法。Nozières说:“更激进的方法甚至更进一步，使SOT的规模小于STT，但这些都需要时间，而且还没有真正出现。”

访问时间对称
另一个问题是位单元的读写访问时间。SOT技术改变了写入机制，在不影响耐力的情况下允许快速写入。Nozières表示:“我们相信我们可以在3到10纳秒之间的任何地方操作这台机器。”

但是读取机制保持不变。因此，虽然SOT的写入时间现在比STT快，但读取时间没有变化。

虽然从原则上讲，更快的写入听起来不错，但不清楚写入时间比读取时间快是否有价值。平均而言，读取记忆的次数要比写入记忆的次数多得多。因此，提高读速度比提高写速度对整体性能的影响更大。

一些人认为最好的安排是对称，即读写时间相同。Nozières表示同意:“在实践中，您希望读取时间是对称的。”

这最终可能会放弃SOT技术带来的一些写入速度增益，但对称的目的是提供“足够好的”写入时间。

测试磁场
最近也有一些支持SOT-MRAM的测试设备公告。必要的发展与外部磁场和写入时间有关。目前可用的设备更多地专注于开发，而不是商业化的大批量生产，因此它需要能够做一些在生产测试中可能需要也可能不需要的事情。

其中一种能力涉及到外部磁场。今天，应用这一领域的能力是必要的。但是，即使无字段编程成为商业现实，表征甚至全面测试仍然需要这个领域。

与任何其他参数一样，给定位元的磁特性受制造变化的影响。比特单元的固有磁特性必须通过外部磁场进行测量。事实上，在存在外部场的情况下测试阵列的稳定性意味着确定矫顽力场——也就是说，编程状态在多大程度上能与附近的其他场保持一致。

Hprobe联合创始人兼首席技术官Siamak Salimy表示:“通过STT，我们可以改变MTJ顶部的磁场，然后我们可以翻转设备的状态。”我们从中提取出矫顽力场，然后是各向异性场。我们对SOT做了同样的事情，但我们需要一个2D磁场，而STT只需要1D磁场。”

Nozières解释了磁各向异性的概念。“这是磁化倾向的方向，”他说。“我们希望它是单轴的，这可以实现两种状态，这取决于沿这条轴的方向。它代表磁铁的“刚度”。矫顽力是克服各向异性并从一个方向切换到另一个方向所需的磁场值。在理想的情况下，这和各向异性是一样的。然而，材料存在缺陷，矫顽力总是低于各向异性，有时甚至远远低于各向异性。”

因此，测试人员可能需要具有精确和快速地应用和调整局部场的能力。精确地获取一个已知的磁场是很困难的，因为磁场会随着位置的变化而变化——特别是在使用探测卡时。

ISI总裁兼首席执行官亨利·帕特兰解释说:“当探针撞击垫时，它们会进行一些擦拭，因此接触点会随着位置的不同而发生一些变化。”“晶圆本身并不是完全平坦的。我们将磁体与探测卡集成，这样，在晶圆定位期间，当我们接触探测卡时，我们就在一个均匀的场中工作。”

ISI副总裁兼首席运营官Wade Ogle表示:“我们通常将自己的范围限制在1毫米左右。“我们可以并行测量多达8个设备，并且仍然处于均匀场内。”

高速测试脉冲
测试头上的模拟电路也必须改进。至少在目前，必须生成短至200ps的编程脉冲，因为比特单元在发射前要进行评估和改进。这比过去所需的时间要短。

但伴随而来的一种能力更难。SOT器件的重点是能够使用平面内电流而不是垂直电流进行编程。在测试和表征设备时，需要确保所有的编程都是通过平面内路径进行的。通常用于STT的垂直路径必须被抑制，以确保没有任何编程来自任何杂散的STT电流。

Salimy说:“我们希望通过SOT最大限度地实现设备的开关，并尽量避免电流流过STT通道。”“为此，我们需要应用极其同步的脉冲，以确保当脉冲位于MTJ柱的底部时，我们在另一侧具有完全相同的振幅。”

在测试环境中产生这些类型的脉冲可能特别困难。Patland说:“我们通过1米长的电缆向未端接的高阻抗设备发送500ps的脉冲。他们脉冲MTJ的方式似乎有点不同，但思想是相同的-消除任何通过MTJ的电流。

因此，在测试芯片上，测试器必须能够对两个信号产生精确的脉冲，并使它们在10秒的皮秒内同步。在商业电路上，这些脉冲将在内部产生。此外，一些技术使用“STT辅助”，其中较小的STT电流支持SOT机制，降低总体写入电流。但是用于晶圆验收测试的测试结构可能仍然需要这种能力。

SOT-MRAM vs.闪存和NAND
最大的问题是SOT-MRAM能从哪里获得吸引力。对它来说，或者对任何新的nvm来说，仅仅基于成本就与NAND闪存或DRAM竞争将是极其困难的。

Greenberg警告说:“尽管DRAM和NAND经过了高度优化，可能无法以新存储器的速度取得新的进展，但它们受益于全球一些最大的半导体公司数十年的技术投资，在这个每年销售数百亿美元每种技术产品的市场上。”“我们花了很多钱来优化DRAM和NAND，直到今天。因此，即使一项新技术每年提高20%，它仍有很长的路要走，才能赶上DRAM和NAND。”

在一两件事情上做得更好可能会有所帮助，但总的来说，闪存和DRAM的成熟以及它们不断发展的事实可能会使专用MRAM芯片在经济上无法达到。

格林伯格补充说:“新记忆在某些指标上还不足以击败现有记忆。”“它几乎必须在带宽、延迟、容量、成本、功耗和续航等所有关键指标上击败DRAM或NAND。”

Antaios似乎对此不抱幻想。“就目前的技术而言，专用芯片似乎遥不可及，因为在成本方面，它永远无法与DRAM竞争。”

MRAM vs. SRAM
然而，作为嵌入式存储器，情况就不一样了。嵌入式闪存和DRAM都很困难，需要许多额外的处理步骤。MRAM需要的额外步骤更少，而且在很大程度上与CMOS逻辑流程兼容。

英特尔公司总裁兼首席执行官Subodh Kulkarni表示:“有些商用芯片使用MRAM是出于其独特的价值主张，尽管其功能比DRAM或NAND更大CyberOptics．

从处理的角度来看，SOT不需要任何STT不需要的东西，只有一个例外，所以运行STT的代工也应该能够运行SOT。这个例外就是可能提供无字段编程的金属层。一些人认为它与已知的晶圆厂友好型金属足够接近，因此不会成为问题。但这是一种新材料，所以有可能会有一些额外的资格。

作为一种嵌入式存储器，SOT可能与STT直接竞争，也可能不会。“我非常确定，首先，SOT将补充STT，”Nozières说。“制造环境、材料、工艺和设备都是一样的。没有什么能阻止代工公司向所有客户提供MRAM口味A和口味B。”

在这种情况下，它更有可能与SRAM竞争。SOT-MRAM和SRAM的能耗大致相当。但SRAM在速度上仍有优势，所以SOT-MRAM可能无法达到第一级缓存。

霍伯曼说:“第一层缓存使它们在300 ps的周期时间范围内。”严格来说，这是MOS的领域，而且很可能会持续很长一段时间。”

最后一层缓存似乎是一个机会，而密度对该应用程序是一个好处。STT-MRAM理论上可以在那里发挥作用，如果能够在所需的写入速度下实现续航能力。但是系统设计人员已经习惯了SRAM的无限续航能力，所以甚至不得不考虑续航能力都变成了一个负面因素。“有了SRAM，没有人会质疑它的寿命，”刘观察到。

已经讨论过STT的简单刷新功能以换取更低的数据保留。这可能使它适合于最后一级缓存，因为那里的数据生命周期相对较短。

“如果你想使用嵌入式MRAM替换SRAM，你会关心数据保留吗?刘问道。“如果它能保存一天的数据，就足够好了吗?”事实上，一天太长了。也许一个小时就够了。系统每分钟都在更新。”

通过这种方式，STT和SOT可能会相互竞争，增加的刷新复杂性与较小的比特单元大小相互抵消。不过，如果以一种易于使用的方式完成刷新，不会增加太多的芯片成本，那么它就可以像今天的DRAM刷新一样被容忍。

物联网设备则是另一回事。刘指出:“(带刷新的STT)绝对不适合需要数据保留的物联网。”

它们还需要尽可能地降低功耗，因为它们中的许多都是靠小电池运行的。Hoberman说:“SOT的每比特写入能量大约比STT低一个数量级。”非波动性也是一个优点，因为系统状态可以在电源循环中存活。这有可能加快启动时间。

还有几年的时间
这些优点是否会在某些应用程序中使它在SRAM上占上风暂时还不得而知。SOT-MRAM的开发仍在继续，但需要一些时间。Nozières表示:“我认为在2024年之前，客户抽样的技术都不会成熟。”

据估计，这是一个乐观的时间框架。

笔记：

1. ”通过竞争自旋电流切换垂直铁磁层， Ma等人，约翰霍普金斯大学
2. ”具有垂直组成梯度的铁磁层中垂直磁化的无场自旋轨道转矩诱导开关Zheng等，北京航空航天大学。
3. ”MRAM:从STT到SOT，用于安全性和内存， Kharbouche-Harrari等人，CEA等人。
4. ”基于共享写通道的高密度自旋-轨道-转矩磁随机存取存储器器件Mishra等人，印度理工学院德里分校

相关文章
MRAM正向多个方向发展
但一种方法不能适用于所有情况，需要进行微调。
NVM可靠性的挑战和权衡
解决了什么，没有解决什么，以及为什么这些不同的技术如此重要