覆盖如何与EUV图案保持同步

覆盖计量工具提高精度，同时提供可接受的吞吐量，解决日益复杂的设备的竞争需求。

在一场永无止境的竞争中，领先设备的产品覆盖公差正在迅速缩小。对于3nm一代(22nm金属间距)器件来说，它们都在个位数纳米范围内。新的覆盖目标、机器学习和改进的光学覆盖系统有助于加快必要的检查速度，以确保5nm和3nm节点的良率。

在光刻技术中,覆盖精度已成为最关键的产量限制因素之一。覆盖控制是关于确保一个蒙版层上的特征与下面的特征之间的精确对齐。对于5nm这样的前沿节点，覆盖公差(通常是特征尺寸的30%)必须保持在几纳米以下。ASML研究员Jan Mulkens表示:“领先的内存和逻辑客户正在采用2至2.5纳米的产品覆盖层。

一个典型的设备可能有50个或更多的掩模层，其中只有一些是关键的，需要EUV (13.5nm)，而非关键层使用ArF (193nm)曝光。EUV扫描仪、检测和算法级别的关键进步共同提供严密的覆盖控制和更多的产率晶圆。

覆盖的一些趋势包括:

• 移动到更长的波长(近IR)，通过对光学波长不透明的新硬掩模对齐层;
• 覆盖目标，更好地模拟设备;
• 增加计量抽样，以及
• ML算法可以更快地处理大量数据，以获得更好的内联结果。

此外，一些检测工具硬件的改变，如卡盘的改进，有助于防止弯曲效应。

EUV工具级开发
获得好的覆盖开始于光刻技术．扫描仪的目标是以高分辨率打印微小特征，并精确对齐它们。为了实现这一点，在晶圆和掩模上都放置了微小的对准标记。在扫描器中，晶圆级和划线级将适当的标记彼此对齐。扫描每个划线的曝光，然后步进，对齐，曝光晶圆上的下一个芯片，直到完全成型。

图1:光刻图样(显影检查后)和特征蚀刻(AEI)后测量的覆盖层。来源:解放军的

在光刻单元中，覆盖层是在相当类似的光学测量系统上测量的，一个是在层被绘制后(显影检查后)，第二个是在蚀刻后(AEI)。

ASML应用工程主管吉姆•卡瓦纳(Jim Kavanagh)表示:“我们发现，内存客户似乎在更快地增加蚀刻后检测的使用，而不是过去的静态检测。”“确保他们捕捉蚀刻诱导的叠加指纹的差异是至关重要的，特别是在3D NAND通道孔中，晶片与晶片之间、批次与批次之间和室与室之间的差异可能非常大。从逻辑上讲，因为它们有多种特征类型，所以很难确定一个代表设备的覆盖特征，所以它们在ADI上做得更多。”

在晶圆厂，每台设备可使用2至4个覆盖计量工具EUV光刻系统。ASML, KLA和应用材料公司提供CD和叠加测量工具，为两个叠加步骤进行了优化。基于图像的叠加(IBO)方法和基于衍射的叠加(DBO，又称散射测量法)都被使用，一些系统将这两种技术结合起来。覆盖目标具有顶部和底部光栅，因此当以一定角度成像并被检测时，它会产生与图像中边缘到边缘差异相对应的信号差异。

ADI和AEI之间的反馈，以及扫描仪传感器的输入，都用于进行覆盖校正。例如，在x和y方向上进行线性修正，以及旋转修正。但随着先进的光刻和收缩功能，扫描仪现在实现了更高阶的校正，以达到令人难以置信的精度要求。

Fractilia首席技术官Chris Mack表示:“在扫描过程中，扫描仪可以校正平移和旋转误差，但它也可以处理更高阶的校正。”模具周围划线线上的叠加目标为叠加测量提供了依据。“高阶误差不仅仅是在四个角落发生的事情，比如设备中间的变化，所以晶圆和掩模的扫描运动可以实现这些修正。测量点越多，动作就越精确。”

边缘放置错误
覆盖的预算不断缩减，不仅是因为特征尺寸越来越小，掩模水平越来越高，而且因为随机效应。随机因素也会影响叠加和CD测量。

“在过去，CD的不均匀性和叠加性是我们所说的主要原因边缘布置错误(EPE)。但随着缩放，特别是双重模式，EPE有多个组成部分，”Mack说。总EPE本质上是工程师打算在晶圆上打印的内容与实际制造的功能之间的差异。按重要性排序，这些包括四个组成部分- CD均匀性随机(线宽和线边缘粗糙度)，OPC CD误差和全局CD均匀性误差。

Mack说:“EPE的最大来源是随机数据，因此更多的重点是减少叠加误差，因为随机数据很难控制。”“事实上，在3nm工艺中，随机效应预计将占到EPEs的50%。那么所有这些对于覆盖控制意味着什么呢?晶圆厂仍然需要制造具有小边缘放置误差的设备。但现在他们在CD一致性和覆盖方面的预算还不到一半。因此，对覆盖层和CD均匀性的要求比以前下降得更快。”

其他人也指出了类似的问题。“随着5nm节点EPE预算的持续缩减，EPE预算的覆盖元素缩减最快，具有更高的领域内变化，”Andrew Cross表示心理契约．

这导致了更高的光学覆盖采样，改进了覆盖测量技术，并在AEI和ADI引入了基于sem的覆盖测量。光学测量工具使用500到650nm范围的波长，这对于许多工艺层和条件是最优的，但现在长波长(900nm)激光可以通过不透明的硬掩模成像，特别是用于NAND和DRAM，用于特定的层。其结果是更灵活的计量系统，以满足最大数量的需求。

叠加测量、校准
在光刻胶显影后首先检查图案的放置，如果覆盖层不能接受，晶圆可以重做。在大批量生产中，晶圆厂可能会监控CD均匀性，并在每批、每批或每批晶圆上选择(6)个晶圆进行覆盖。ASML的覆盖监视方法包括编译和处理大量数据。

ASML的Mulkens解释了覆盖层的组件。“客户从划线线上的目标进行衍射测量。然后，当然，我们需要知道测量到的覆盖在目标上与设备上的覆盖相比如何。我们称之为设备覆盖。通常情况下，光学目标的间距为几百纳米，而器件的间距为20到30纳米。因此，有一个计量设备(MTD)偏移，客户测量和校准。当然，你还没到那一步因为EUV可能会有局部误差，是随机的。人们使用电子束系统来测量这些非常局部的误差，这些误差可能在几纳米量级上。由于CD和叠加错误，最终可能导致总共4到5nm的叠加和放置错误。”

扫描电镜捕获局部随机数据，与叠加测量一起用于确定扫描仪上的叠加校正和CD校正。

图2:扫描仪和计量数据的前馈和反馈，以校正叠加和CD误差。来源:ASML

当涉及到光学测量系统的新技术斜坡和相关性时，电子束成像被广泛应用。只有电子束工具才能通过检测后向散射电子的信号来探测埃级的表面特征。在生产中，虽然一些制造商表示需要使用更多的电子束在线测量，但较慢的产量仍然限制了工具的使用。

因为sem的使用越来越多CD扫描电镜这就引出了一个问题，即CD扫描电镜和局部CDU测量是否可以在一个系统中结合起来。

Mack说:“它们往往有不同的电压要求和其他差异，所以虽然可能在某些情况下叠加和CD SEM可以结合使用，但这并不典型。”“[使用基于物理的模型]，我们正在开发同时进行覆盖和随机测量的能力，如粗糙度和所有导致边缘放置误差的成分。我们相信，只要有正确的算法，这就是这个行业的发展方向。”

目标的修改
覆盖测量依赖于对目标的测量-标记线或选择性设备内的特征。目标是带有光栅的薄膜堆栈，光栅的尺寸比设备本身(数百纳米)更宽松，根据层定制以捕获设备内的覆盖层。

目标设计在叠加测量精度和准确度中起着基本作用，但也受到划线线尺寸的限制。这导致一些移动到更小、更详细的目标(每边4到8微米)。传统的目标是条状或盒状设计，25 x 25 μ m，但更敏感的版本如图3所示。

图3:目标设计改善了覆盖误差的捕获。来源:学报

Shlomit Katz，应用开发团队负责人心理契约，描述了覆盖目标设计的最新变化，如更多地使用Moiré效果目标。使用由叠加但轻微偏移的图案产生的叠加干涉图案，云纹效应可以移位、旋转或具有轻微不同的音高，从而产生相位诱导干涉。Katz说，NAND和DRAM的新目标“被证明对对称和非对称过程变化都具有鲁棒性，通过波长提高对比度，并提高总测量不确定度”

APC
曝光前在扫描仪中的晶圆测量有助于实现高质量的曝光，但它们也可以揭示提供工艺控制循环的关键信息。例如，晶圆地形图检测局部叠加错误，这是由于叠加采样可能遗漏的焦点点。

ASML和意法半导体(STMicroelectronics)最近提供了下一代覆盖控制在使用基于覆盖的计算修正的晶圆厂中的样子。通过将物理建模与机器学习相结合，他们表明扫描仪测量可用于预测晶圆或未经计量测量的批次上的覆盖性能，以检测潜在的偏差。[2]

“为了在扫描仪中获得精度，我们有内置传感器，校准传感器和水平传感器，它们测量每个晶圆，并且在非常密集的水平上测量晶圆。事实上，这是客户可能拥有的为数不多的数据集之一，可以表征每个晶圆的高空间指纹。所以我们推出了一些算法，并将这些传感器与扫描仪外的测量结果与覆盖设备相结合。当你正确地做到这一点，客户可以最大限度地减少扫描仪外的测量量，或者他们可以使用这些数据来增加扫描仪外的测量密度，”ASML的Mulkens说。

密度正在推动一系列变化。Mulkens说:“我们看到的一个关键趋势，加上对更高精度和更高精度的需求，是更大的采样，以捕获晶圆上的指纹，但同样重要的是，捕捉晶圆和批次之间的变化。”“无论是用基于光学目标的计量工具测量ADI还是蚀刻后，我们都看到了这一点。然后，当然，有了电子束工具，人们就可以看到局部位置。”

应用材料公司还谈到在晶圆上进行更大的采样，以提高精度，并检测跨晶圆的变化或指纹。例如，该公司的电子束工具旨在同时在多个层面测量边缘位置和cd。对于一个鲁棒过程，ADI和AEI之间的相关性是覆盖过程控制的基础(见图4)。

图4:显影后检查和蚀刻后检查对叠加控制的相关性。资料来源:应用材料

结论
虽然覆盖控制最先进的设备努力更快地将数据反馈到扫描仪，以补偿在线错误，但下一代工具，高na EUV，将面临自身的挑战。它使用一个变形透镜，支持在一个方向放大8倍，在另一个方向放大4倍。因此，场尺寸缩小了一半，两个掩模的结果被缝合在晶圆上。

穆尔肯斯说:“利用变形光学技术，6英寸的面具可以形成我们所说的半场。”“现在，当你在高NA系统上打印关键层，在低NA系统上打印不那么关键的层时，你需要能够将半字段与全字段匹配，反之亦然。为了提出匹配算法，我们进行了非同心圆匹配，这将是高na的重大创新。”

有关的故事
提高5nm器件产量的策略
智能软件发现更多EUV随机缺陷和缺失通孔，提高晶圆成品率。

发现，预测EUV随机缺陷
5/3nm处的异常效应，包括较少的双图纹缺陷。

高na EUV可能比看起来更近
工具即将到来，但先进的抗蚀剂和面具需要跟上步伐。

为高na EUV做准备
每个高na EUV扫描仪的成本可能接近3.2亿美元，但大型代工厂已经在排队了。

参考文献
[1] S. Katz, Y. Grauer和E. Megged，“先进节点中的光学覆盖计量趋势”，SPIE计量，检验和过程控制，2022年5月，http://doi.org/10.1117/12.2605863．

[2] L. van Dijk等人，“计算覆盖作为增强产品覆盖控制的使能器”，IEEE先进半导体制造会议(ASMC)， 2022年5月，https://ieeexplore.ieee.org/document/9792531