中文 英语

标签:先进的包装

无声数据破坏
通过埃德·斯珀林- 2022年12月12日-意见:0

缺陷可以从任何地方渗透到芯片制造中，但在高级节点和高级封装中，问题变得更加严重，因为引脚访问的减少会使测试变得更加困难。Ira Leventhal，美国应用研究和技术公司的副总裁，谈到了是什么导致了这些所谓的无声数据错误，如何找到它们，以及为什么现在需要mac…»阅读更多

变异性变得更有问题，更多样化
通过凯伦·海曼- 2022年12月12日-意见:0

随着晶体管密度的增加，无论是在平面芯片还是在异质高级封装中，工艺可变性都变得越来越成问题。在纯粹数字的基础上，还有更多的事情可能出错。“如果你有一个500亿个晶体管的芯片，那么就有50个地方可能发生十亿分之一的事件，”Synopsys研究员罗布·艾特肯(Rob Aitken)说。如果英特尔…»阅读更多

准备，设置，开始:用3D-IC超越摩尔定律
通过托尼Mastroianni- 2022年12月8日-评论:0

由Anthony Mastroianni和Gordon Allan设计，西门子EDA 3D ic是异构先进封装技术到第三维度的一个令人兴奋和有前途的扩展。虽然还远未成为主流，但3D IC的时代即将到来，因为芯片标准化的努力和支持工具的发展开始使3D IC对更多的玩家(无论大小)和产品都是可行的和有利可图的。»阅读更多

影响高级节点可靠性的芯片应力
通过Ann Steffora Mutschler- 2022年12月8日-评论:0

热诱导应力现在是晶体管故障的主要原因之一，随着越来越多不同种类的芯片和材料被封装在一起用于安全和关键任务应用，它正成为芯片制造商的首要关注焦点。造成压力的原因有很多。在异质封装中，它可能源于由不同材料组成的多个组件。“这些药物……»阅读更多

先进的自动路由为台积电信息技术
通过保罗McLellan- 2022年12月8日-评论:0

在最近的台积电OIP研讨会上，John Park介绍了“台积电信息技术的高级自动路由”。InFO代表“集成扇出”，是用于高级封装的低性能、低复杂性技术。有关台积电整个包装组合的详细信息，请参阅我的post TSMC OIP: 3DFabric联盟和3Dblox。这是台积电在InFO上展示的幻灯片。当你…»阅读更多

系统产量问题现在是高级节点的首要任务
通过劳拉·彼得斯- 2022年12月6日-评论:0

系统良率问题正在取代随机缺陷，成为半导体制造中最先进工艺节点的主要问题，需要更多的时间、精力和成本来实现足够的良率。产量是半导体制造业中最隐秘的话题，但也是最关键的，因为它决定了有多少芯片可以盈利销售。“在老节点上，b…»阅读更多

3D-IC的计算电磁模拟挑战
通过凯利Damalou- 2022年11月29日-评论:0

当今半导体设计的创新主要由AI/ML、数据中心、自动驾驶汽车和电动汽车、5G/6G和物联网驱动。最近开发的2.5和3D-IC硅封装技术已经超越了上世纪90年代首次将数字、模拟和存储功能结合在一块芯片上的SoC技术。这些……»阅读更多

有机包装设计师过渡到FOWLP和2.5D设计的指南
通过西门子EDA- 2022年11月23日-评论:0

IC封装设计工具集已经成熟到不仅可以解决经典的塑料、有机和陶瓷封装基板，还可以解决由中间体和芯片设计驱动的硅基板。在大多数情况下，系统和打包团队不必放弃现有的工具集来支持这些设计。事实上，包装设计工具集可以提供额外的…»阅读更多

UCIe真的是通用的吗?
通过布莱恩•贝利- 2022年11月22日-评论:0

芯片正迅速成为克服摩尔定律减速的手段，但一个接口是否能够将它们全部连接在一起尚不清楚。通用芯片互连快车(Universal Chiplet Interconnect Express，简称UCIe)相信它会起作用，但一些业内人士仍然不相信。至少部分问题是互连标准从未真正完成。即使在今天，协议…»阅读更多

解决复杂芯片中的热耦合问题
通过Ann Steffora Mutschler- 2022年11月10日-评论:0

芯片和封装复杂性的上升导致热耦合器的比例增加，这可能会降低性能，缩短芯片的寿命，并影响芯片和系统的整体可靠性。热耦合本质上是两个设备之间的连接，如芯片和封装，或晶体管和衬底，其中热量从一个传递到另一个。如果不是……»阅读更多

←老帖子

  • 赞助商

关于

导航

与我们联系

版权所有©2013-2022 SMG |服务条款|隐私政策
Baidu