路由是当今高级包布局的主要瓶颈。
在最近的台积电OIP研讨会上，John Park介绍了“台积电信息技术的高级自动路由”。“InFO代表‘集成扇出’，是用于高级封装的低性能、低复杂性技术。有关台积电的整个包装组合的详细信息，请参阅我的帖子TSMC OIP: 3DFabric联盟和3Dblox．这是台积电在InFO上展示的幻灯片。正如您所看到的，InFO有许多不同的风格。
第一次实现是在2016年，是针对移动设备的InFO-PoP，在应用处理器芯片上添加了一个DRAM包。然后是用于HPC的InFO_oS，允许将多个die放入越来越大的包中。InFO_3D是最新的技术，它允许逻辑在逻辑上垂直堆叠，并在下面进行路由，以分配电源传输网络和信号。
我不会重申所有支持使用高级打包而不是简单地扩展并将所有内容放在最高级节点中的论点。在这篇文章中，我们将把它作为一个给定的条件。有关John关于这个主题的更详细的阐述，请参阅我的帖子EDPS:当芯片成为3D系统和3DHI的挑战．
正如我之前所说，先进的封装和异构集成已经成为当今半导体设计中最热门的领域。
上表显示了路由变得多么具有挑战性。左边是倒装芯片球栅阵列(FCBGA)的要求。最多只有几千个连接。有RDL信号路由，将信号从相对较小的单个模具分散到焊接球。
右边是我们今天谈论的技术，3D异构集成晶圆级封装，或3hi - wlp。封装通常包含多个芯片，可能有数万个信号连接，因此RDL信号路由不仅是分配信号，而且还处理芯片到芯片的路由。电源布线是另一个复杂的可行的方法。
深入到另一个细节层面，其中的挑战包括:
为了应对这些挑战，Cadence和台积电一直在合作开发用于InFO技术的下一代自动信号路由解决方案:
电源自动布线方案:
综上所述，流程是:
从上面的表格中可以看到，加速效果令人印象深刻(超过100倍)。并且使用多线程详细路由和许多核心也会导致超过10倍的速度提升。
|
|
|
|
|
|
|
|
|
|
留下回复