标签:信息

先进的台积电Auto-Routing信息技术
通过保罗McLellan- 08年12月,2022 -评论:0

在最近的台积电OIP研讨会,约翰公园提出了“先进Auto-Routing台积电信息技术。的信息代表“综合分列”和低性能、低复杂度的先进包装技术。台积电的整体包装组合的细节,请参阅我的帖子台积电OIP: 3和3 dblox dfabric联盟。这是滑台积电从介绍信息。当你…»阅读更多

GUC GLink测试芯片使用芯片监控和深度数据分析对高带宽Die-To-Die表征
通过proteanTecs10月- 11,2022 -评论:0

先进的ASIC领袖全球Unichip集团(GUC)开发了GLink,高带宽,低延迟和低功耗die-to-die (D2D)接口。GLink提供业界最高的优化互连解决方案CoWoS和信息包装技术。GUC和proteanTecs合作始于GUC GLink的第二代,被称为GLink 2.0。这个项目的目标是……»阅读更多

扇出包装获得竞争力
通过凯伦·海曼和劳拉·彼得斯- 8月18日,2022 -评论:0

扇出wafer-level包装(FOWLP)是一个行业的关键推动者从晶体管扩展转向系统扩展和集成。通过再分配设计球迷芯片互联层而不是衬底。相比,倒装芯片球栅阵列(FCBGA)或导线债券,它创造了降低热阻,一个苗条的包,并可能降低成本。然而,如果h……»阅读更多

推进三维集成
通过保罗McLellan- 10,2021 -评论:0

杰瑞Tzou最近介绍3 d织物技术都是摩尔多。台积电等专业技术RF和eNVM,但这是一个通用的基础技术超大型数据中心,移动,和人工智能。杰里开始使用chiplets的动机和异构集成芯片。你可以看到在下图左边死于节点…»阅读更多

设计2.5 d系统
通过布莱恩•贝利3月- 15,2021 -评论:0

随着越来越多的设计标线限制,或遭受减少产量,迁移到2.5 d设计可以提供一条向前走的道路。但是这种先进的包装还带有一些额外的挑战。你如何适应和改变你的设计团队可能由你的注意力一直在过去,或者你想实现什么。有业务、组织和技术c…»阅读更多

混乱的增长在包装和可伸缩性
通过安Mutschler10月- 15,2020 -评论:0

推动multi-chip包装和继续扩展数字逻辑是制造混乱如何分类设计,设计工具效果最好,如何最好地提高生产率,满足设计目标。虽然设计团队的目标是相同的,更好的性能,低功率、低成本——选择通常涉及之间的权衡设计预算和何…»阅读更多

热挑战先进的包装
通过埃德·斯珀林2019年12月- 02 -评论:2

CT花王,节奏、产品管理总监与半导体工程为何包装是如此复杂,为什么力量和热量随不同的用例和随着时间的推移,以及为什么一个现实的力量地图是必不可少的特别是人工智能芯片,总是在一些电路。对半导体工程视频感兴趣吗?注册为我们的YouTube频道»阅读更多

在高速电磁挑战设计
通过埃德·斯珀林- 11月25日,2019 -评论:0

ANSYS的高级主管阿南德•拉曼,内尔敏Selimovic,产品销售专家,与半导体工程讨论如何处理不断增加的复杂性和更严格的公差在AI, 5 g,高速并行转换器和其他芯片开发的最新的流程节点,重点是高性能和低功耗。»阅读更多

面板扇出坡道,挑战仍然存在
通过马克LaPedus- 05年11月2018 -评论:0

经过多年的研发,panel-level扇出包装是市场终于开始增加,至少在有限的几个供应商。然而,panel-level扇出,这是一种先进的今天的扇出包装形式,仍然面临一些技术和成本问题,使这一技术成为主流或量产阶段。此外,一些公司d…»阅读更多

可靠性、机器学习和高级包装
通过埃德·斯珀林10月- 11,2018 -评论:0

半导体工程坐下来讨论可靠性、弹性、机器学习和高级包装拉胡尔Goyal,英特尔在技术和制造集团副总裁;罗伯•艾特肯研发研究员臂;约翰•李副总裁和总经理的半导体业务单元在有限元分析软件;和Lluis巴黎,台积电的IP组合营销总监。下面基于“增大化现实”技术的…»阅读更多

←旧的文章

  • 赞助商

关于

导航

与我们联系

版权©2013 - 2023 SMG |服务条款|隐私政策
Baidu