多模设计

事实证明，将多个模具或芯片集成到一个包中与将它们放在同一个模具上有很大的不同，在同一个模具上，所有的东西都是在同一个节点上使用相同的铸造工艺开发的。

随着设计变得更加异构和分解，它们需要在系统上下文中建模、正确地规划、验证和调试，而不是作为单独的组件。通常情况下，这是从高层次的抽象开始的系统的完整规范。然后，该规范被划分为块并分配给各个设计师，以便同时优化他们的设计。最后，将所有子系统重新组合在一起，作为一个整体进行验证和测试。

在最简单的设计中，只有很少的芯片和相对简单的互连，设计过程相当于一个有几个大块的SoC。公司DRC应用和Calibre Design Solutions的营销总监John Ferguson说:“不同的团队在形状和面积、针的位置及其连接等方面达成了一致。西门子数字工业软件．“至少对于数字设计来说，这种方法扩展了现有的地点和路线技术。但每增加一个芯片或互连，情况就会变得更加复杂。”

最初，向异构体系结构的迁移是由系统公司推动的，它们希望提高特定数据类型的性能，同时尽可能地节省能源。现在，随着芯片制造商寻求将这种能力和性能优化扩展到更多市场，他们正在寻找标准化和简化优化的方法，并使其显著提高成本效益。

Synopsys高级营销总监谢卡尔·卡普尔(Shekhar Kapoor)说:“正在发生的根本性宏观变化是硅的颠覆。”“直到最近，生活都很好，您可以指望移动到下一个节点来实现性能和功能上的好处。但现在这些好处正在减少，成本过高，因此您必须考虑分解，并从成本的角度看待异构集成。分解本质上是一个单一的模具被分割成多个模具，这是驱动多模具设计的主要变化。这与整个IP重用概念相结合。这种小花冠的形状是过去在大模具里的一块木块。现在，如果你把一个芯片分成多个芯片，其中一个芯片就是一个芯片，你基本上可以在你的下一个设计中重复使用。‘多重骰子’捕捉并包含了所有内容，而‘小芯片’则专注于重用方面。”

不过，这需要一种非常不同的芯片设计思路。“一旦你从一个单片芯片，这是行业正在做的，到多芯片设计，你首先需要把一个系统级聚合工具的概念带入流程，”约翰帕克，自定义IC和PCB组的产品管理组主管说节奏．“你不是在设计一件东西。你是在设计多种事物、多个小芯片及其包装组合的组合。”

优化芯片到芯片的连接是至关重要的。但它也需要在其他芯片和IP，以及潜在的其他系统的背景下看待。

“你需要在系统层面——而不是芯片层面——验证芯片A通过封装正确地连接到芯片B，”Park说。“这就是我认为的系统级设计的转变。这是摆脱单片芯片的第一步。这是你要做的第一件事——放入一个工具，让你可以组装系统并优化它。这将成为驱动系统LVS(布局与原理图)的黄金网络列表，这是至关重要的。系统LVS人员经常在流程进行到一半的时候说，‘我要如何验证这个?’如果他们没有以正确的方式开始设计，他们会发现自己陷入了很多麻烦。”

一些最大的挑战和限制涉及功率、热、应力和EM-IR设计元素。

“只有两个维度，这些问题更容易解决，”弗格森指出。“但是，芯片的堆叠或连接方式越复杂，这些挑战就越困难。我预计我们会达到这样一个点，每个都有限制，有一些合理的保护带来防止问题。但由于连接这些东西的方式有这么多不同的可能组合，将会有更多的约束需要确定，所以每一个堆叠/连接的项目都变得更加复杂。”

另一个需要考虑的问题是，多个模具并不总是意味着小芯片。“有时是死亡，有时是小胞胎，”帕克说。“直到大约三年前，它还是多芯片模块(mcm)。现在我们说的是多模模块。这是关于将模具从封装组件中取出，并将裸模具安装在层压基板上，这就是系统封装(SiP)/MCM模块。这不会因为我们进入了小芯片的世界而消失。”

图1:SiP/MCM vs.基于芯片的(异构集成)架构。来源:节奏

智能手机多年来一直包含sip，特别是RF和模拟组件。“这当然是异质整合，”Park说。“但我们并不关心它们是在哪个节点上建造的，它们是基于什么技术建造的。在过去，我们只是不使用异构集成这个术语。”

Chiplets是这种方法的下一个增长阶段。“希望在Si2是试图围绕芯块空间创建一些标准化，因为它真的很新，而且似乎对未来很重要——不仅在数字领域，而且在堆栈内存领域也是如此，”马修·奥扎拉斯(Matthew Ozalas)观察到Keysight．“当我们着眼于无线领域的6G系统时，芯片可能是实现这一目标的唯一途径。通常在进化过程中发生的是，它从较低的水平开始，或数字化，因为芯片已经可以用功能块来构建。最后一个前沿始终是高频射频微波，看起来这将是芯片的情况。”

原因是这种高频射频不是一个标准化的设计过程。奥扎拉斯说:“如果你看看数字芯片，这些芯片中有数十亿个晶体管，没有人能在晶体管水平上进行设计。”“所以人们构建了这些功能模块，它们很好地集成在一起。例如，他们将在数字芯片中构建一个加法器块，并将这些块粘在一起。他们已经在进行区块功能/区块级别设计。如果你是一个数字设计师，你不会真正与晶体管打交道。你真正遇到晶体管的唯一时间是当你遇到可靠性问题时，或者当其中一个晶体管有问题时，它吸收了太多的电流或变得太热，或者导致你的各种锁存器出现问题。模拟紧随其后，也有一组功能块。然后，当我们谈到射频和微波时，几乎都是晶体管。那里的设计人员是用晶体管工作的。 It’s very touch-and-go. As much as we’d like in a system to have a low-noise amp, these components are high-frequency. They really are functional blocks, but they’re not so standard. If the transistor topology technology changes, those things don’t just scale down with it. So everything needs to change.”

这就是为什么高频区块最终成为最后的前沿，他说。“它无处不在，小纸片也是如此。如果你要构建一个芯片，你可以用高频电路构建一个功能块。但把它们组合在一起并让它们完美地工作就更难了。”

对于小芯片来说，成本也是一个越来越重要的考虑因素。“人们正在为摩尔定律的终结而设计，”Cadence的Park说。“他们正在从单片、巨大的soc和专用集成电路(asic)转向分解或模块化的方法，这些大芯片上的IP被分解成小芯片。在这里，每个芯片也可以用任何最合理的技术来设计。”

这在某种程度上简化了事情，因为传统的I/ o，如PCIe或serde仍然可以与前沿逻辑结合使用。“这可能不会改变你在电路板上使用的东西和在芯片上使用的东西之间的I/O连接，”Cadence IP组的产品营销组总监温迪·吴(Wendy Wu)说。“但对于芯片方法，设计团队将使用更新兴的die-to-die I/O，这种方法功耗非常低，五年前可能还不存在。”

芯片通常是并排集成的，但它们也可以堆叠在2.5D封装中，使用中间插入器，或在3D-IC中。Park并不认为硅介体的封装会继续下去，他相信有机介体和互连桥会有发展。

有多个骰子的额外问题
多个模具系统的一个重要考虑因素是协同设计。西门子数字工业软件(Siemens Digital Industries Software) Calibre接口和mPower产品管理高级总监Joseph Davis表示:“当工程团队开始将这些系统组装在一起时，他们不知道组装系统的限制是什么。“现在人们想做的一件伟大的事情就是把不同制造商的小芯片放在一起。这变成了一个系统问题，所有的型号和限制现在都从不同的铸造厂交叉到第三方。从知识产权的角度来看，这是非常具有挑战性的。如果你真的想从集成的角度突破你的能力极限，你就会给自己的能力画上一个框框，因为现在你必须从一个制造商那里做所有的事情。”

在当今的复杂程度下，每个堆栈都是唯一的。Davis指出:“你不能说适用于2.5D的方法也适用于3D。“当你开始建造这些东西时，你会遇到直接的技术兼容性问题。即使是在一家代工公司，每次客户说，‘嘿，我想做这个堆栈’，他们必须定义，‘我想把这个芯片和这个芯片放在一起，这个芯片在这里，这个芯片在这里，还有这个中间体。然后，代工公司必须与EDA供应商合作，提供所有相关的抵押品。你不能只是用标准的pdk，然后在它们周围绑上一捆电线。”

Synopsys的卡普尔认为，第一个挑战是在脑海中定义产品的规格。“例如，这可能是你的下一个移动设计，或者下一个数据服务器设计。所以现在你必须打破它。你怎么打破它?从系统功能的角度来看，哪些部分是由硬件处理的?哪些部分是由软件处理的?对一些客户来说，这很容易。这只是记忆超越了逻辑，或者逻辑超越了记忆。但是，当你把逻辑分开时，问题就变得非常复杂了。它分为很多部分。 What are the key components? GPU, CPU, and I/Os. How do you put them into the ideal package? What interconnect fabric are you going to use, which helps you meet certain constraints and specifications? These decisions used to be simple enough to do in PowerPoint or Excel or Visio.”

现在，为了进行勘探，更精密的工具是必不可少的。卡普尔说:“这些工具必须更加复杂，以便提前进行一些分析。”“热能是一个经典的例子。设计团队从来没有考虑过热，除非他们在做PCB封装设计或系统设计。这些因素出现得很早，所以他们在做早期的建筑设计时必须开始考虑热作为一个限制因素。一旦您决定了如何分解设计，那么从打包和连接的角度来看，什么是最好的、最经济的配置呢?你还能满足你的PPA吗?PPA总是在那里，现在你在骰子上被分开了。这是怎么回事呢?”

使chiplets
在过去五年左右的时间里，衍生品设计变得更具挑战性。西门子的戴维斯说:“你获得了一项核心技术，然后就会有一个更长的飞跃。”“然后下一个将是一项新技术，然后我们再把它翻倍。所以业界开始说，‘等一下，与其这样做，我能不能做一个芯片，把它放在基板上，这样我现在就可以做两个、四个或八个，而不必做一个新的胶带，并经历所有这些?’这完全是在组装层面，而不是在硅层面，所以这非常有吸引力。”

有吸引力的,是的。简单,没有。对于初创公司，甚至是中型公司来说，这种方法的复杂性都令人生畏。“对于一个芯片，有一大堆不同的集成商可以处理包装模型和集成，并与铸造厂合作。现在你要做一个自定义集合。能做到这一点的人少得多。你现在会把它带进公司内部来验证你的功能吗，因为现在在系统验证中需要做的事情更多了?从系统的角度来看，可靠性验证变得更加困难，做出还是购买的决定也更加复杂。你的“决定”可能意味着雇佣五个人而不是一个。顺便说一句，全国只有五个人做到过。 It’s very much a bootstrap effort. ‘Oh, we need somebody with five years of experience doing SiP and 3D stacking.’ Wait a minute, people have only been doing this for three years.”

确保芯片在预期寿命内的可靠性变得更具挑战性。卡普尔说:“因为你把骰子分开了，你现在有了更多的互连，更多的接口，任何一个都可能失败，任何一个都可能成为安全问题的切入点。”“关于已知的好模具有很多说法，但你如何真正引入它的监控部分，你如何确保它在整个流程中都是可观察的、可优化的和可测试的?这些都是新出现的挑战。”

在此之上，工程团队如何高效地完成所有这些工作?如果单模具设计很困难，那么多模具系统就需要新的模型和标准化。

Cadence公司的Park说:“传统的芯片工作方式是有一个基于微缓冲器的die-to-die通信封装器，这些缓冲器驱动和接收信号，处理SD和测试等等。”“我们在更大的芯片上看到了同样的情况。但是现在它们变小了，因为我们没有那么大的电容负载一直延伸到电路板上。这意味着你离开了时间分析之类的东西，即触发器到触发器的时间，你通过混合键在两个不同的设备之间移动。在多模具设计中，您需要验证您的合规性，这可能是基于AIB、UCIe、BoW或其他。现在有许多新兴的芯片标准，您现在需要验证这些标准的信号完整性。您实际上是通过一些具有正确信号行为的互连通道来验证收发器到接收机，并且该接口上没有太多抖动或噪声。这使得信号完整性成为一个系统级问题，这个行业已经做了40多年了。”

问题是芯片设计者并不一定知道如何做到这一点。“数字方面的芯片设计师只关心触发器到触发器的时间，这与理解信号完整性类型挑战的重要性是非常不同的。出于所有这些原因，你需要将包括3D异构集成在内的多模设计视为一个系统，而不是一个单片芯片。”