芯片功率分布建模在7nm以下变得至关重要

在每个新节点和3d - ic中，对soc中的功率分布建模变得越来越重要，其中涉及功率的容差要严格得多，任何错误都可能导致功能故障。

在成熟的节点上，有更多的金属，电力问题仍然很少。但在高级节点上，芯片以更高的频率运行，仍然消耗相同或更大的功率，需要在更小的区域内输入更多的电流。了解电力流向何处，如何到达那里，以及什么会破坏电子流正成为一个主要挑战。

该公司产品管理总监Rajat Chaudhry表示:“功率密度在增加，因此电压降也在增加。节奏．“与10年前相比，晶体管需要在更低的电压下工作，这意味着我们在电力网络上可以有多少下降的空间更小了。我们的分析需要更加准确，以确保晶体管获得正确的电压，这样芯片才能在正确的频率下工作。”

这对时序分析产生了影响，在时序分析期间，晶体管在其终端上会有一个合适的可用电压。“例如，你可以在假设电压不低于0.8伏的情况下进行计时，或者在这个范围内可能有20或30毫瓦的变化。”乔杜里说。“如果晶体管端子的电压下降很多，或者远远高于这个水平，就会导致芯片的定时故障和功能故障。”

其他人也同意。公司产品营销总监Marc Swinnen表示:“由于晶体管的开关速度越来越快，在非常低的电压下，设计不能浪费任何电压。有限元分析软件．“在过去，如果200毫伏的电压下降到5伏，没有人会在意。晶体管仍然有足够的时间正常开关。但如果你有一个伏的零头，你就不能在过程中损失任何电压下降。虽然晶体管的开关速度更快，但金属层也变得越来越薄、越来越窄，因此金属层的电阻一直在显著上升。突然之间，更多的电力必须通过更长的、更细的电线来压缩，因此电压降问题变得越来越严重，必须分析供电网络以确定电压降。”

在芯片设计的早期，功率分布建模并不被认为是必要的。

Swinnen说:“电源由电源和地面轨道组成，电源和地面之间连接着晶体管。”“每一行都有一个轨道，一个双环围绕着芯片，所有的轨道都连接在一起——一个电源环和一个接地环。每根栏杆都系在右边，就这样。电力轨道足够大，这不是问题。金属又厚又宽。距离很短。电压下降不是你需要处理的问题。”

随着芯片尺寸的增加，环之间的轨道变得很长，以至于从环上下来的功率必须沿着轨道传播。但是轨道的中间距离环很远，所以电压开始下降，这样就有一个电压最小的中点。在过去的十年里，电力已经成为了一个严峻的问题。

“电力从一个不存在的问题变成了一个小问题，”Swinnen说。“现在这是一个主要问题，它是一个重要的签名工具。降低芯片功耗的首要技术是降低电压，由于功率与电源电压的平方成正比，降低电压对整体功耗有巨大的影响。这是一种简单直接的降低电压的方法，因为电压一直在下降，甚至达到了勉强超过半伏的超低电压。”

soc上的功率分布建模对于红外滴分析是必不可少的，但对于热和定时工作也是必要的。

“从历史上看，工程师们一直在利用热分布预算和IR下降预算来进行静态定时分析，”哈维·德拉克鲁兹(Javier DeLaCruz)说手臂．“然而，额外的时间裕度意味着更低的性能，因此需要使用更准确的热和电压模型来降低性能。”

对芯片上的功率分布进行建模尤其重要3 d-ics的研发总监Sutirtha Kabir指出Synopsys对此．“令人担忧的是，设计师们已经在努力为单个芯片设计的晶体管供电，现在他们听说他们必须通过所有这些堆叠的芯片供电，到处都会有电压下降。”

3D-IC已经讨论了多年，但由于散热、各种类型的噪声和复杂的平面规划的挑战，它仍然是一个新兴领域。

“单模具设计已经有20多年的历史了，”Kabir说。“有很多经验和事情值得回顾。3D-IC仍然很新。这并不是说设计团队已经做了5个这样的设计，他们确切地知道如何构建它。现在，也许是第一次，他们担心，‘我现在要在我的设计早期采用这个电源设计网络，它必须在整个3D-IC的背景下完成。我不能说我要根据它自己的功率设计来设计它。它必须是这个IC的功率需求加上那边的东西。所以如果我不做一个粗略的计算，没有一个电力输送网络的设计原型，我以后就不能回去解决这个问题。如果后期进行了更改，就会影响到那里和这里的某些东西，你就必须回头为整个3D-IC重新设计整个电源网络。”

Cadence的乔杜里对此表示赞同。他说:“以前，当你只是传统的封装一个芯片时，电力来自电路板，然后通过封装到芯片上。”“现在，有多个芯片或小芯片封装在一起，有时它们相互堆叠。在许多情况下，功率分配不仅仅是通过封装到芯片。它实际上是通过封装，从一个芯片到另一个芯片。这就增加了电网电气特性建模的复杂性。它增加了电力网络的规模，现在你有多个芯片。这是一个需要更多创新的领域，这已经反映在与铸造厂的行业合作中。”

对可靠性的影响
因为配电网络将电流输送到所有的晶体管，久而久之就会导致电迁移．实际上，这种电子漂移会导致导线的结构变化。

乔杜里说:“电网中的单向电流越多，电迁移问题就越严重。”“需要进行分析，以确保我们没有与电迁移相关的电磁缺陷。我们需要测量电网中每根电线能携带多少电流，并根据电线中的电流密度，我们预计它能在不损坏电线的情况下工作多长时间。”

除此之外，特征的持续缩小需要更薄的金属层，而在7nm及以下这些层的较高电阻值时，由于同时切换，可能会导致大量局部下降。

“当有很多细胞在一起，同时切换时，它们可以在很短的时间内造成非常高的下降。这些下降会导致功能故障，所以现在我们还需要对转换进行建模。”乔杜里说。“在28nm或40nm，我们更关心的是电网总体水平的下降。但现在，价格下跌的很大一部分来自于金属价格的下降，而且是以一种局部的方式。所以我们需要开始对晶体管的局部开关进行建模，我们基本上需要对所有地方进行建模。与此同时，我们需要了解每个细胞在什么时候切换，它是如何与其他细胞同时切换的，这就要求在切换时具有更高的准确性。我们还需要涵盖更多的场景，因为之前的情况是，‘让我计算出这个芯片的平均功耗。“但现在我需要开始建模芯片的每个局部区域，以及切换的可能组合。考虑到细胞在时钟周期的不同部分切换，那些同时切换的细胞将会导致下降，你需要非常小心。你还需要在它们转换的时候建模，所以时间也变得很关键。”

与同时开关和局部瞬态效应相关的复杂性在7nm及以下时变得尤为麻烦。

他说:“5nm是业界意识到确实需要做点什么的时候，我们处理它的方法是无矢量建模，即对不同的切换场景进行建模。”“问题在于存在无限的可能性。设计师只能得到10到15个向量，但你有无限的可能性。所以我们必须提出无矢量的方法，这些工具使设计师能够建模更多的切换场景。无矢量方法正变得越来越复杂，它们允许设计师对更多的切换场景进行建模。”

另一个问题是配电网络的规模。这对于AI芯片来说尤其成问题，因为它们往往非常大，在配电网络上有大量的节点。事实上，一些国家的配电网络上有多达1000亿个节点。为了模拟这种情况，工具必须能够处理这种容量，并在合理的时间内完成分析。

斯温宁说:“考虑到芯片上有500亿个晶体管，这意味着有500亿个地面和500亿个电源点需要连接。”“在这个电源网络中，每一小段电线都必须被建模为一个电阻，所以最终会有数十亿个电阻。目前，在这个电子模型上有600亿到1000亿个节点的设计，必须减少这些节点，才能进行模拟。”

EDA模拟器的进步使这成为可能。他们可以模拟这些设计，给出一个逐点的电压图，准确地显示电流的流向和每个点的电压位置。

Swinnen指出:“电迁移随之而来，因为电迁移是一个可靠性问题，你必须知道流过所有电线的电流是多少。”“我们只是通过电压下降计算出来的，所以我们也可以进行电迁移。由于电迁移高度依赖于温度，这意味着还需要热感知电迁移分析。”

所有这些通常都在位置和路由之前定义。Swinnen解释说:“这些位置分配了空行，这就是单元格的位置。”“你把电源插上，然后画出电池和其他东西。这些细胞不会去任何地方。它们适合这个结构。在计划阶段，由于设计还没有被放置和路由，您将基于预测进行分析。在这一点上，这是一个整个芯片的优化问题。我们发现有很多自由度，比如我的导线有多宽?多少条带子?带子之间的音高是多少? You can experiment with lots of aspects.”

AI/ ml驱动的优化工具在这里很有帮助。他们可以选择一些变量，对这些变量做一些建模，然后生成一个数学模型来计算对每个变量的影响。然后，可以对这些变量的所有可能组合进行蒙特卡罗模拟，以确定变量的灵敏度。例如，音高与导线宽度、通孔的大小和数量的灵敏度是多少?这些工具可以处理非常复杂的多维优化问题，并将其分解为最优解决方案。

然而，事情并不总是一帆风顺的。Swinnen说:“假设你已经完成了地点和路线，并且一直在改进你的时间安排。“你已经做了很多工作来让你的时间接近。你做一个压降检查，你发现一些压降问题。你需要修复它，但修复通常会扰乱你的时间，所以总是很困难。我如何在不中断时间的情况下修复IR掉落，因为它出现在流的后期?目前的趋势是，为了避免红外衰减，电源的尺寸过大。但由于电源分析依赖于电路的活动，如果没有开关，就没有功率被抽取。就像权力一样，活动是核心。你从哪里得到你的活动? We have the same issues as we have with power analysis. So we have vectored activity. The user can provide a list of vectors, or there is a vector-less approach, where we calculate it ourselves under the hood.”

3d - ic把水搅浑了，设计师必须意识到这一点通过硅孔(tsv)从芯片的后面到前面，占用大量的空间。

Kabir说:“你不能把宏放在tsv所在的地方，也不能把宏放在tsv所在的地方。“tsv是将能量从芯片的后面传递到前面的东西。这意味着如果我已经停止了电源设计，以及我的位置，我可能没有空间来进行位置和布线。然后，有人会回来告诉我，我必须通过你的宏来打出tsv，这是行不通的。”

他说，除了静电，你还必须担心动态和开关电源。“PCB卡中的某些东西实际上可能最终会炸坏你的芯片。如果你不考虑这一点，不做系统级的电源完整性和信号完整性分析，你的系统很可能会出现故障。”

最后，所有这些建模都必须在设计流程的早期完成。“以前，你要设计芯片，这种电源分配检查通常是我们在贴出芯片之前所说的。你要确保一切正常，出现很少的错误并修复它们。”“现在，由于这个问题变得非常局限，如果你不在设计的早期就解决这个问题，你可能会在接近磁带使用日期时出现大量错误，而且你没有时间修复它们。”

这是EDA生态系统作为实现工具流的一部分进行创新的另一个领域，将更多的功率分布分析作为实现过程的一部分。

3d - ic也是如此。早期的功率建模和分析是必不可少的，因为一旦设置了芯片堆栈，通常不重新设计就无法更改。