中文 英语

标签:西门子EDA

有效跟踪RISC-V
通过埃德·斯珀林12月19日,2022 -评论:0

系统与其他RISC-V核心通常包括多种类型的处理器和加速器。产品经理彼得•盾牌Tessent西门子数码行业,讨论调试和跟踪所需的上下文,包括需要全速不引人注目的观察、追踪和跟踪时,以及嵌入式IP如何识别报告哪些分支德……»阅读更多

3月向Chiplets
通过艾德·斯珀林和凯伦海曼12月- 15,2022 -评论:0

天的单片芯片开发最先进的流程节点正在迅速减少。几乎每个人都在设计的前沿工作展望某种类型的先进包装使用离散异构组件。现在的挑战是如何将整个芯片行业转入这个分类模型。它需要时间、精力以及大量reali……»阅读更多

3 d-ic可靠性降低和增加温度
通过安Mutschler12月- 14,2022 -评论:0

3 d-ic设计的可靠性取决于工程团队的能力来控制热量,可以显著降低性能和加速电路老化。而热以来一直在半导体设计问题至少28 nm,它更具有挑战性的处理3 d包内部,电迁移可以扩散到多个芯片在多个层面上。“是…»阅读更多

博客评论:12月14日
通过杰西·艾伦12月- 14,2022 -评论:0

西门子EDA哈利培养检查设计和验证语言采用FPGA趋势项目,包括testbench方法和断言语言。节奏的七弦琴Parthan发现给电动汽车电池作为能量存储设备可以延长其使用寿命5至8年,但缺乏标准化在电动汽车电池提出了挑战。Synopsys对此……»阅读更多

变化越来越有问题,更加多样化
通过凯伦·海曼2022年12月- 12 -评论:0

过程的可变性越来越有问题随着晶体管密度的增加,在平面芯片和异构先进的包。就绝对数量的基础上,有很多东西是错误的。“如果你有一个与500亿个晶体管芯片,还有50十亿分之一事件可能发生的地方,”罗伯•艾特肯表示Synopsys对此研究员。如果英特尔的……»阅读更多

周评:设计,低功耗
通过杰西·艾伦- 09年12月,2022 -评论:0

工具、IP设计Codasip推出了一个新组织公司内部支持关键应用程序的开发和商业化技术创新包括安全、功能安全、和AI /毫升。“半导体缩放显示出其局限性,有一个明显的需要新的思维方式。我们将工作与大学、研究机构和战略合作伙伴…»阅读更多

准备好,集,与3 d-ic:超越摩尔定律
通过托尼Mastroianni- 08年12月,2022 -评论:0

安东尼Mastroianni和戈登•艾伦西门子EDA 3 d ICs是一个激动人心的和有前途的异构先进包装技术扩展到三维。虽然远离主流,3 d IC的时间即将到来,作为chiplet标准化的努力和支持工具的发展开始让更多的球员3 d IC可行的和有利可图的,或大或小,产品w……»阅读更多

IC压力影响高级节点的可靠性
通过安Mutschler- 08年12月,2022 -评论:1

Thermal-induced压力是现在晶体管失败的主要原因之一,并成为一个顶级芯片制造商的重点,更多的和不同的芯片和材料安全,关键任务应用程序打包在一起。导致压力的原因有很多。在异构包,它可以来源于不同材料组成的多个组件。“这些药物……»阅读更多

挑战与自适应控制
通过布莱恩•贝利- 08年12月,2022 -评论:0

从历史上看,一个系统的性能和功耗是由什么控制在设计时就可以完成,但是今天芯片正变得更加适应。这已经成为必要性前沿节点,但也提供了很多额外的福利为代价更高的复杂性和验证的挑战。设计利润性能和收益之间的权衡。C…»阅读更多

12个方法提升电子设计过程使用垫电子书
通过西门子EDA- 07年12月,2022 -评论:0

当使用垫专业溢价,设计师获得标准的PCB设计功能,如定义和物理布局示意图,以及之前可选的附加功能(现在标准)和所有最新的云计算应用程序,包括:原理图定义:访问所需的一切:电路设计和仿真,组件选择、图书馆管理、和信号中国……»阅读更多

←旧的文章 新帖子→

  • 赞助商

关于

导航

与我们联系

版权©2013 - 2023 SMG |服务条款|隐私政策
Baidu