中文 英语

标签:三维集成电路

Multi-Die集成
通过埃德·斯珀林- 2023年1月4日-意见:0

使用多个异构芯片是提高性能和更多功能的前进方向，但它也在分区、布局和散热方面带来了许多新挑战。Synopsys的死到死连接高级总监Michael Posner谈到了3D集成的优势，为什么它最终成为主流，以及在EDA工具中需要什么来实现……»阅读更多

多模设计
通过安Mutschler- 2022年12月21日-评论

事实证明，将多个模具或芯片集成到一个包中与将它们放在同一个模具上有很大的不同，在同一个模具上，所有的东西都是在同一个节点上使用相同的铸造工艺开发的。随着设计变得更加异构和分解，它们需要在系统上下文中建模、正确地规划、验证和调试，而不是作为单独的组件。Typi……»阅读更多

向小芯片进军
通过埃德·斯珀林和凯伦·海曼- 2022年12月15日-意见:0

在最先进的工艺节点上开发单片芯片的时代正在迅速缩短。几乎所有在设计前沿工作的人都在寻找使用离散异构组件的某种类型的高级封装。现在的挑战是如何将整个芯片行业转变为这种分散的模式。这需要时间，精力，以及大量的现实。»阅读更多

高级节点IC应力影响可靠性
通过安Mutschler- 2022年12月8日-评论

热诱导应力现在是晶体管故障的主要原因之一，随着越来越多不同种类的芯片和材料被封装在一起用于安全和关键任务应用，它正成为芯片制造商的首要关注焦点。造成压力的原因有很多。在异质封装中，它可能源于由不同材料组成的多个组件。“这些药物……»阅读更多

解决复杂芯片中的热耦合问题
通过安Mutschler- 2022年11月10日-评论:0

芯片和封装复杂性的上升导致热耦合器的比例增加，这可能会降低性能，缩短芯片的寿命，并影响芯片和系统的整体可靠性。热耦合本质上是两个设备之间的连接，如芯片和封装，或晶体管和衬底，其中热量从一个传递到另一个。如果不是……»阅读更多

先进芯片设计中的功率和热量平衡
通过凯伦·海曼- 2022年11月10日-评论

电力和热量的使用是别人的问题。现在情况已经不同了，随着越来越多的设计迁移到更先进的工艺节点和不同类型的先进封装，问题正在蔓延。这种转变有很多原因。首先，导线直径变小，介质变薄，衬底变薄。电线的结垢需要更多的能量来驱动。»阅读更多

传统工具，新技巧:光学三维检测
通过凯伦·海曼- 2022年11月8日-评论:0

堆积芯片使得发现现有的和潜在的缺陷，以及检查诸如换模、其他工艺的剩余颗粒、凹凸的共面性以及不同材料(如电介质)的附着力等问题变得更加困难。这里存在几个主要问题:从一个角度看不清所有东西，尤其是使用垂直结构时;各种struc……»阅读更多

自定义、异构集成和暴力验证
通过埃德·斯珀林- 2022年7月14日-意见:0

《半导体工程》杂志坐下来讨论了为什么异构设计需要新的方法，Synopsys公司硅实现组高级副总裁Bari Biswas;Ansys半导体事业部总经理兼副总裁John Lee;Cadence公司研发副总裁Michael Jackson;Prashant Varshney是微软Azu的产品主管。»阅读更多

EDA前沿缺口
通过埃德·斯珀林- 2022年6月29日-评论

《半导体工程》杂志坐下来讨论了为什么异构设计需要新的方法，Synopsys公司硅实现组高级副总裁Bari Biswas;Ansys半导体事业部总经理兼副总裁John Lee;Cadence公司研发副总裁Michael Jackson;Prashant Varshney是微软Azu的产品主管。»阅读更多

用于大型soc和AI架构的DFT的实用方法，第二部分
通过拉胡尔Singhal- 2022年3月8日-评论:0

本文的第一部分讨论了AI设计的测试设计(DFT)挑战，以及在芯片级别解决这些挑战的策略。本部分主要介绍在同一个封装上集成多个芯片和内存的AI芯片的测试要求。为什么AI soc采用基于2.5D/3D芯片的设计?许多半导体公司正在采用基于芯片的芯片技术。»阅读更多

←老帖子

  • 赞助商

关于

导航

与我们联系

版权所有©2013-2023 SMG |服务条款|隐私政策
Baidu