中文 英语

标签:Coventor

博客评论:12月7日
通过杰西·艾伦- 2022年12月7日-评论:0

西门子EDA的Harry Foster通过增加各种基于模拟和形式化验证技术的采用，研究了FPGA功能验证过程的不断成熟。Synopsys的Stewart Williams介绍了嵌入式边缘的可伸缩开放架构(SOAFEE)项目，以及它如何使汽车软件开发、测试、虚拟原型和验证……»阅读更多

让尖端节点的芯片产量更快
通过埃德·斯珀林- 2022年11月30日-评论:0

半导体制造的模拟正在升温，特别是在最先进的节点上，数据需要在变化和不良率等因素的背景下进行分析。《半导体工程》采访了Lam Research公司计算产品副总裁大卫·弗里德(David Fried)，谈论了Lam最近收购Esgee Technologies的背后原因。»阅读更多

创建气隙以降低FEOL中的寄生电容
通过Sumant Sarkar- 2022年11月17日-评论:0

减小栅极金属和晶体管源/漏触点之间的寄生电容可以减少器件开关延迟。降低寄生电容的一种方法是降低栅极和源/漏极之间材料层的有效介电常数。这可以通过在该位置的介电材料中创建气隙来实现。这种类型的工作…»阅读更多

博客评论:11月16日
通过杰西·艾伦- 2022年11月16日-评论:0

西门子EDA的Jake Wiltgen解释了在按照ISO 26262标准进行设计时，暂时性故障和永久性故障之间的区别，包括它们的来源和防止它们的关键方法。Synopsys的Vikas Gautam指出，设计大型soc的经济性如何推动基于芯片的设计，以及对诸如UCIe等模对模标准的需求，以及关键协议验证。»阅读更多

博客评论:11月9日
通过杰西·艾伦- 2022年11月9日-评论:0

Cadence的Claire Ying发现CXL的最新更新引入了以内存为中心的结构架构，并扩展了提高规模和优化资源利用的能力，这可能会改变世界上一些最大的数据中心和最快的超级计算机的构建方式。Synopsys的Gervais Fong和Morten Christiansen检查USB 80Gbps规格的最新更新…»阅读更多

小口:小包装最好的东西
通过劳拉·彼得斯- 2022年10月20日-评论:0

封装系统(SiP)正迅速成为越来越多应用和市场的首选封装选项，引发了围绕新材料、方法和工艺的狂热活动。SiP是一种基本的封装平台，将多种功能集成到单个基板上，从而实现更低的系统成本、设计灵活性和优越的电气性能。»阅读更多

深入了解先进的DRAM电容器模式:使用虚拟制造的工艺窗口评估
通过Qingpeng王- 2022年10月20日-评论:0

随着设备的不断扩展，由于较小的特征尺寸和较大的工艺步骤可变性，工艺窗口变得越来越窄[1]。在半导体开发的研发阶段，一个关键的任务是选择一个具有较大工艺窗口的良好集成方案。在晶圆测试数据有限的情况下，评估不同集成方案的制程窗口可以…»阅读更多

博客评论:10月5日
通过杰西·艾伦- 2022年10月5日-评论:0

Arm的Andrew Pickard与佐治亚理工学院的Azad Naeemi和Da Eun Shim讨论了评估新型互连材料和导线几何结构的好处，并确定它们在微处理器水平上的影响。Synopsys的Shekhar Kapoor分享了最近一个小组的重点，探讨了3D IC技术的前景、挑战和现实，包括3D纳米系统的潜力……»阅读更多

博客评论:9月28日
通过杰西·艾伦- 2022年9月28日-评论:0

Cadence的保罗·麦克莱伦(Paul McLellan)分享了最近热门芯片的更多亮点，包括一些用于人工智能和深度学习的非常大的芯片和加速器，新的网络和交换机，以及移动和边缘处理器。Synopsys的Marc Serughetti考虑了数字双胞胎在汽车领域的不同用例，以及它们如何帮助确定软件对验证、测试和验证的影响。»阅读更多

线边缘粗糙度(LER)如何影响高级节点的半导体性能?
通过陈宇德- 2022年9月26日-评论:0

在高级节点[1]上，BEOL金属线RC延迟已成为限制芯片性能的主要因素。较小的金属线间距需要更窄的线CD和线与线之间的间距，这就引入了更高的金属线电阻和线与线之间的电容。图1演示了这一点，其中显示了不同BEOL金属之间的线电阻与线CD的模拟。即使没有……»阅读更多

←老帖子

  • 赞助商

关于

导航

与我们联系

版权所有©2013-2022 SMG |服务条款|隐私政策
Baidu