中文 英语
知识中心
导航
知识中心

IEEE 1838: 3D堆叠IC的测试访问架构

三维堆叠集成电路测试接入体系结构标准
受欢迎程度

描述

测试是芯片制造过程中的一个重要方面,它确保只有工作的模具在最终产品中完成。由于与测试相关的成本不断上升,额外的逻辑被放置在芯片上,以实现更完整的测试,并减少芯片在测试器上花费的时间。芯片的不同部分可能使用非常不同的测试策略。例如集成内存测试和修复功能,用于逻辑验证的扫描电路和用于模拟组件的校准电路。
目前正在开发的标准将定义一个模具的测试访问功能,使测试刺激和响应的传输既用于测试自身及其模间连接,也用于测试堆栈中的其他模具及其模间连接。

所提议的标准基于并将与基于数字扫描的测试访问一起工作,他们计划利用现有的测试访问端口(如IEEE Std 1149.x)和片上测试设计(如IEEE Std 1500)和调试设计(IEEE P1687)基础设施,只要适用和适当。


3D集成电路和插入器的设计和建模:2 (WSPC系列高级集成和封装)

垂直三维存储技术

基于tsv的3D堆叠ic的测试设计和测试优化技术

三维集成电路tsv设计(电气与计算机工程)

Baidu