测试堆栈:DFT准备3 d设备

当现有的先进的2 d设计已经推动的适当时机(DFT)工具的局限性,开发人员有什么希望管理DFT的3 d设备吗?谁能承受该工具运行时,芯片上的面积需求,模式计数,和测试时间?从一组专家,答案是肯定的,有一个路径可伸缩的、负担得起的和全面的DFT 3 d ICs的解决方案。

条策略包括使用高质量known-good-die (KGD)测试模具,将聚集在一个3 d堆栈。KGD测试通常包括所有包装测试,除了死亡之间的互连测试。新的和复杂的部分包括堆栈,所以让我们来讨论。

3 d测试解决方案我们把我们的信心是一个IEEE 1838 - 2019 DFT的详细实现。在许多方面,三维DFT的解决方案是工业中常见的分层DFT原则的延伸。只是一个有水平的层次考虑,堆栈的水平。

对IEEE 1838

测试标准提供整个生态系统之间的互操作性的基础参与产品的发展。IEEE 1838 - 2019标准化测试访问3 d堆叠模具设计。图1说明了IEEE 1838 - 2019原理概述。

标准增加了一些新的硬件部分:

• 基本上主要利用(PTAP)——一个1149.1利用3 d配置寄存器3 (dcr)。
• 二级阀门(堵塞)——每个堵塞PTAP会谈的另一个死亡。他们是由3 dcr控制和传感器组合在一起形成了串行测试(STA)网络的访问。
• 模具包装器注册(DWR)——包装每个死亡。只有外面的死连接到一个经典的边界扫描寄存器描述。死后也可以有一个边界扫描链。
• 灵活的并行端口(FPP)——可选组件携带scan-ATPG模式通过多个模具到目标死亡。它可以以不同的方式通过PTAP配置。

图1:IEEE 1838原理概述。

IEEE 1838的组件使文明程度测试的3 d栈内死亡。您必须配置的层次PTAPs和堵塞,使访问FPP scan-ATPG(或为阿拉伯学者IJTAG网络)的目标死亡。

使用IEEE 1838的测试数据

实现1838年的水龙头和IJTAG-based网络

IEEE 1838不提供硬件描述语言,但是你可以模型(P / S)在IJTAG水龙头。其余的die-internal IJTAG网络和工具,像LBIST MBIST IPs,实现,插入,并连接在平时的2 d的方法,只是用PTAP作为网络来源,而不是1149.1。

实现了FPP

您可以使用Tessent流扫描网络实现FPP (SSN)。SSN网络能满足每个目标核心的数据传输需求,甚至被配置为使用广播,在多个主机接收到相同的数据,可以观察到每个核心的通过/失败。我们预计在3 d配置有许多相同的模具/ chiplets广播将会节省很多时间。

SSN的扩张网络从2 d到3 d很简单。没有分层scan-ATPG模式生成的变化。的模式仍然计算在核心层面,映射到SSN总线。现在在一个3 d体系结构中,总线连接模具;总线网络只能看到更多的内核。

这种扩张,大容量数据,比如scan-ATPG测试模式或诊断模式,可以应用于任何数量的核心在任意数量的同时死于堆栈。一个人的能力是在2 d已经非常有限。在3 d配置中,这只能通过自动化工具。

Wafer-level测试

scan-ATPG模式在晶圆级呢,没有stacked-dies SSN网络?

要回答这个问题,让我们看一下SSN示意图(图2),中间的多路复用器,降低核心使短巴士返回路径。mux等3 d配置,用于暂时的回送信号down-signals。这意味着SSN 1838年网络中实现每个死的目的也可以用于wafer-level测试。同一核心级,扫描生成模式,计算一次,将映射两次,一次死的SSN网络wafer-level测试,和一次SSN网络堆栈的最后包级别测试。

图2:Tessent流扫描网络(SSN)示意图。

如果没有物理访问的方法应用在晶圆级文明程度模式?一个解决方案是使用牺牲垫,即只能在晶圆级垫。像往常一样可以联系这些垫允许wafer-level测试的应用程序,即使在堆叠配置信号身体会通过在矽(TSV)。

Die-to-die测试

在一个3 d堆栈die-to-die测试什么?最普遍的测试将是部署生成之间的死亡,特别是如果有DWR IOs和模具之间的逻辑。

一种方法是升级所有die-to-die IOs和IOs双向信号,可以用来确定内部回环例如短裤(泄漏)连接。这个测试延伸到堆栈的水平。阿拉伯学者引擎由IJTAG实现了控制测试。另一种方法是使用新兴的2.5 d die-to-die互连标准,像环球Chiplet互连表达(UCIe),包括互连测试以及巷修复作为标准的一部分。

数据量

不过,这是一个为EDA工具来处理大量的数据,对吧?确实。这就是为什么使用“灰箱”策略是至关重要的。灰色拳击描述创建一个精简版的核心,通常只包括包装器之间的逻辑链和链和核心的IO。

相同的概念核心灰色拳击直接转移到死。文明程度的灰色拳击需要包装链和链和模具之间的任何逻辑的IOs所以所需的工具可以加载所有灰色框设计视图和部署任何die-to-die测试。进一步,它允许Verilog模拟器验证die-to-die模式仅加载所有相关死亡的灰色框视图。

但是我们也需要使用“IJTAG灰色拳击。“一个例子如图3所示。说你想为一个MBIST控制器生成模式在左克在左上角死的实例。所有你需要的是ICL网络和仪器ICL PDL。Verilog模拟MBIST模式在核心层面,RTL的克就足够了。在文明程度,所有时钟路径时机的父母克实例开始发挥作用,例如,对于逻辑和记忆的速度测试。

图3:灰色,白盒的例子。

Verilog模拟在堆栈级别,然而,你需要加载多个模具的RTL同时执行stack-level RTL模拟你的任何模式。IJTAG灰色框生成一个死的RTL版本仅包含IJTAG网络仿真所需的元素。在图3中,这将是IJTAG灰色盒子底部和中间死了,只有左上角的RTL死去。有IJTAG白盒子,只有接口视图(即没有身体),对所有IJTAG块和核心不是目的地的路径工具进一步减少RTL加载的需求。

同样的解决方案适用于生成时间。任何有效的实现解决方案堆死DFT取决于某种形式的白色和灰色拳击自动化的软件工具。

其他的考虑

诊断,对3 d DFT的解决方案必须包括调试和诊断逻辑和记忆的能力对个人死了,在体积。基本诊断仍然是layout-aware在核心层面,只是看到一个层级。现在的上门服务包括死去的名称,这是通过RTL的堆栈。这同样适用于内存诊断。唯一的额外的考虑是你可能想要收集的数据量在制造、大容量测试。

互操作性挑战- - - - - -不幸的是,在这个时候,IEEE 1838提供很少允许所有死在一个混合的平滑集成供应商的解决方案。最终开发人员想要堆死完成了从不同的EDA工具供应商。

总结

IEEE 1838 -基于DFT的解决方案3 d堆叠死设备涵盖的方方面面DFT-logic和记忆测试模具在晶片和堆栈级别,死于堆栈之间的测试和诊断。从概念上讲,3 d DFT的解决方案是一个2 d的自然延伸,分层DFT的解决方案,添加一个水平的层次结构。我们所有所需解决方案基于1838 - 3 d实现已经可用:IJTAG串行访问网络,Tessent FPP的SSN 1838 Tessent分层、layout-aware诊断逻辑记忆。

3 d DFT的关键方面的解决方案是工具自动化和易用性。在3 d,它不再是可能的DFT工程师监督所有组件和模式,甚至加载RTL整个堆栈。自动化工具必须支持DFT工程师在整个流。自动化的灰色和白色拳击生成和IJTAG成为一个负担得起的关键元素,整体解决方案的层次3 d DFT流。DFT对3 d堆叠死设备与已知技术不仅是可能的但负担得起的和可伸缩的。

工作总结摘要反映贡献从以下人:让象牙海岸,杰夫的粉丝,肖恩·沈Givargis达尼亚,Marcin利平斯基,马丁•Keim迈克尔·加伯维迪雅Neerkundar,乔·Reynick Andreas Glowatz Ayush Patel和乔安娜Michna。