测试2.5D和3d - ic


分离的soc使芯片制造商能够在一个芯片中塞入比十字线大小的芯片更多的特性和功能。但正如西门子EDA的技术营销工程师Vidya Neerkundar所解释的那样,在一个封装中访问所有的模具或芯片存在挑战。新的IEEE 1838标准解决了这个问题,以及当2.5D和3d - ic在…»阅读更多

测试堆栈:DFT已为3D设备做好准备


当现有的先进2D设计已经突破了测试设计(DFT)工具的极限时,开发者对3D设备的DFT管理还有什么希望呢?谁能负担得起工具的运行时间、芯片上的面积需求、模式计数和测试时间?来自专家的答案是肯定的,有一条可扩展的、负担得起的、全面的3D ic DFT解决方案的途径。条策略……»阅读更多

用于大型soc和AI架构的DFT的实用方法,第二部分


本文的第一部分讨论了AI设计的测试设计(DFT)挑战,以及在芯片级别解决这些挑战的策略。本部分主要介绍在同一个封装上集成多个芯片和内存的AI芯片的测试要求。为什么AI soc采用基于2.5D/3D芯片的设计?许多半导体公司正在采用基于芯片的芯片技术。»阅读更多

芯片制造后的监控


先进工艺节点的新法规和可变性迫使芯片设计人员在硅中插入额外的功能,以帮助理解、调试、分析、安全、保障和设计优化。这种情况的影响将是深远的,因为业界正在讨论在这些不同的任务之间可以共享哪些功能,可以奉献给它的硅区域的数量,……»阅读更多

更有效地处理测试


缩小几何形状开始对测试产生与对SoC其他部分相同的影响,重点从面积转移到泄漏、热量、噪声、信号完整性以及对整体系统性能的影响。芯片制造商多年前就收到过警告,即设计团队必须在设计时更早地考虑测试,但这一警告基本上被忽视了。在28纳米的战争…»阅读更多

Baidu