真正的3D比2.5D更难

事实证明，创建真正的3D设计比2.5D设计要复杂和困难得多，需要在技术和工具上进行重大创新。

虽然有很多关于3D设计的讨论，但关于3D需要什么有多种解释。然而，这不仅仅是语义上的问题，因为每个打包选项都需要不同的设计方法和技术。随着芯片进入真实世界3 d-ics例如，将逻辑或内存堆叠在逻辑之上，它们的设计、制造以及最终的产量和测试都变得更具挑战性。

“一开始，晶圆代工厂开始提供多模封装，他们开始使用3D-IC这个术语，”约翰·帕克(John Park)说，他是自定义IC和PCB集团的产品管理组总监节奏．“但它指的不仅仅是硅层和中间物。它还包括高密度的RDL风扇。这是一个术语，用来组合许多多模具，主要是基于铸造的包装技术。”

人们曾多次尝试对这个术语进行整理。EV Group业务开发总监托马斯•乌尔曼(Thomas Uhrmann)表示:“我们正在与imec合作，后者将3D技术分为四个部分。”“真正的3D是晶圆以高度集成的方式堆叠在一起。第二组是3D片上系统(SoC)集成，其中可能有一个后端电源分配层，或一个晶圆到晶圆的内存堆栈。第三组包括2.5D和硅中间体。最后一种是3D系统封装(SiP)，其中接触间距约为700微米，包括扇出晶圆级封装。这种差异很有趣，因为他们定义了接触间距或集成密度的差异。”

这提供了物理上的区别，但差异也可以从其他方面来看。“有趣的3D要么是逻辑上的逻辑，要么是重要的逻辑上的记忆，”Rob Aitken说Synopsys对此的家伙。“这两个都是起点，但随后你可以开始堆叠其他随机的东西。我想说HBM是3D堆栈，但它们是非常特定的3D堆栈。”

每种包装方法的流程都是不同的。“2.5D和3D技术已经使用了好几年，能够支持传感器应用等东西，”托尼·马斯特罗安尼(Tony Mastroianni)说西门子EDA．“但他们没有使用自动的地点和路线流程，这就是为什么我喜欢使用‘真正的3D’这个术语。“如今的叠模技术依赖于人工规划。你在设计每个芯片，让它们相互配合，但工具并没有做到这一点。分区和详细的引脚规划是手动过程。”

真正的3D需要重新思考整个流程。“为了有效地实现SoC作为2.5D系统，例如避免yield问题或实现拥有更多晶体管的更大系统，可以使用现有的架构，”Andy Heinig说夫琅和费IIS自适应系统工程部．“只有芯片到芯片的接口必须实现。但只有采用新的概念和架构，才能发挥真正的3D集成的优势。”

为什么选择3D
3D最大的好处之一是缩短了距离。Synopsys的艾特肯说:“你可以说这是一种根号二的效应。“对于这个堆叠物体中的所有距离，它们变成了它们在2D变量中的0.7。因此，由于电容降低，它们在布线部分消耗的功率现在是以前的0.7左右。”

影响可能会更大。EV Group的乌尔曼说:“大量热量是在信号传输过程中产生的。“对于CMOS来说，为了存储和传递信息，你需要对某些东西进行充放电。缩小和堆叠的模具将使您使它更小，所以信息可以在第三维度传递。但在3D中，它们之间可能只有一个缓冲区，而不是一个大型PHY和通信协议。”

规模有两个优势——产量和占地面积。艾特肯说:“假设相同数量的逻辑分布在多个模具上，那么较小物体的产量将高于较大物体的产量。”因此，你可以在一定程度上降低成本。当然，你会增加其他成本，但这些成本会随着时间的推移而下降。”

从2D占地面积的角度来看，堆叠模具可以显著减少面积。西门子的马斯楚安尼说:“通过堆叠，我可以在同一区域获得三倍的逻辑量。”“最终，你的足迹会小得多，逻辑也会丰富得多。所以你可以在这个区域安装更多的马力，如果你有区域限制，它可能会降低系统成本。”

异质性可能是另一个好处。Lightelligence公司工程副总裁莫里斯•斯坦曼表示:“3D集成的异构技术架构已经成熟。“考虑混合技术组件，例如光子IC与其配套的电子IC。对于其中一些集成，没有其他方法可以在不大量功耗或性能牺牲的情况下提供数千个所需的模对模互连。”

混合技术仍主要是未知领域。马斯楚安尼说:“如果你的设计不符合十字线的尺寸，那么为了能够建造更多的大门，你需要使用真正的3D技术，而这可能会保持在相同的技术中。”“但在某些情况下，你可能想要混搭。也许你有一个计算引擎，你真的想要最先进的技术，但其余的东西有很多控制，你可以在一个不那么激进的过程节点中完成。”

这就变成了一个整合挑战。Cadence公司Digital & Signoff集团产品管理组主管维奈•帕特瓦汉表示:“我们最近发现，纯逻辑配置内存适用于某些类型的客户，他们试图解决片上内存墙的问题。”“但许多客户希望在两个层次上都有逻辑。例如，即使顶部的骰子上只有内存，那么内存BiST逻辑或与内存配套的测试逻辑也需要在这个骰子上。我们需要在顶层骰子上添加一些逻辑。”

物理层次结构
将芯片集成到3D堆栈以及该堆栈的封装涉及到许多技术，如图1所示。

图1:3D封装与硅堆叠。来源:节奏

物理维度很重要。乌尔曼说:“对于最终的3D集成，你谈论的是14nm的间距，基本上是今天晶体管的尺寸。”“如果你谈论的是功能IP块的小芯片，你的音高在微米级范围内。晶体管堆叠与芯片集成之间有一个接近的数量级。当你用一个3D芯片，用一个高度集成的微米间距的模具来制造一个3D封装时，你不能将微米间距与外界连接起来。你仍然需要有包装技术来让路由变得越来越粗，所以你最终会在板级上达到400多微米。”

pitch定义了整合过程。Cadence的Park说:“当我们包装多个模具或多个小芯片时，在包装上有一些很大的区别。“小芯片通常使用所谓的基于焊接的连接。它们通过微突起和c4连接，我们使用的连接通常在45微米左右，甚至更大。这也创造了一个包装层次结构，因为我们经常使用黑箱，即每个芯片或小芯片的抽象表示，而包装设计师负责将它们正确地连接起来。”

这通常需要不同的工具。“这是一个多尺度的问题，也意味着一个多物理现象的问题，”特朗普的产品营销总监马克•斯温宁(Marc Swinnen)表示有限元分析软件．“当你从芯片上的纳米级，到封装上的毫米级，再到3D-IC中间插入器上的厘米级，你跨越了六个数量级。传统上，这些问题由三套不同的工具来处理。现在对于3D-IC，这些都需要整合成一个单一的。”

团队分裂也会带来问题。Park补充道:“大多数公司都有专门负责ASIC设计的设计小组，以及独立的内部封装设计小组。“硅堆叠和3D模糊了封装工程师与模具设计团队之间的界限。我们比以往任何时候都更能看到两个团队在一个房间里从早期阶段就开始规划项目。在封装和模具领域之间有许多协同设计的要求。”

在一些公司中，interposer也被视为包中的PCB，并由另一个团队处理。马斯楚安尼说:“3D芯片将实现一些非常先进的功能，但你不一定能通过堆叠模具来构建整个系统和封装。”“你将把它与其他骰子结合在一起。也许会有一个标准的处理器，或者可能会有多个3d - ic集成在一个中间体上。我不认为3D会取代2.5D。它们将是互补的。有些应用程序将是真正的3D，但最终会有一些芯片的生态系统，你将能够混合和匹配，并在2.5D包中实现。”

只要存在层次结构，事物就有可能被分离，只要存在覆盖边界的工具。帕克说:“我们必须以层次结构的形式来表示事物，因为你不再是在设计一个单一的单片芯片了。”“你正在设计一个系统，所以会有一些新的东西开始发挥作用，比如系统LVS(布局与原理图)。杂化键都排列好了吗?连接是否如你所料，从顶部模具到底部模具?这里有一个层次结构你有一个层次结构代表骰子你有一个层次结构代表系统级设计。从本质上讲，设计是有层次的，因为它是一个系统级的设计，其中嵌入了模具级的设计。”

逻辑层次结构
在任何复杂的设计中，层次结构都是必须的，但3D给它增加了一个有趣的扭曲。马斯楚安尼说:“当你为大型设计进行传统的地点和路线设计时，你使用的是分层设计方法。”“你把设计分解成块，这些块经过地点和路线，然后你进行顶层集成。对于3D，我们基本上可以使用相同的过程，但我们添加了另一个层次。考虑一个90亿个门的设计，我们把它分成三个芯片，每个芯片有30亿个门。本质上，您只需要指定哪些块将放在芯片1上，哪些块将放在芯片2上，而那些将放在芯片3上。至少在短期内，工具还不能自动找出该把哪个逻辑放在哪里，并在那个级别上做一个真正的3D全局位置和路线。DARPA有一些长期提案正在考虑这样做，但即使这些提案也不在第一阶段。”

需要一些新的工具来验证芯片到芯片的连通性。“我们通常会使用标准的触发器到触发器连接，”Park说。“所以我们需要STA工具，时间驱动的路由，时间驱动的放置，而不是分隔设备的缓冲区，它只是一个混合键。它只是发挥作用的一个小寄生值。为此，我们不能在抽象的层面上工作，就像传统的包装一样，这些都被视为黑盒。我们必须在完整的细节级别上表示每个芯片或小芯片——如果是模拟设计，则是全晶体管级别，如果是数字设计，则是标准电池宏观级别——因为我们必须能够建模所有东西。而不是从2D角度建模，它必须通过这种新的垂直方向集成来完成。”

这可能需要妥协。艾特肯说:“你可以对逻辑堆叠对象进行真正的3D终止，也可以直接说，我只会在两个芯片之间运行两个逆变器长的路径。”“然后不管它们在哪个角落，它们都会排成一行，我就不用担心了。”

人们普遍认为，将其平化是行不通的。Cadence公司的Patwardhan说:“这对任何EDA工具来说都是一个巨大的挑战，因为数据量很大。”“我们需要一些有效的抽象技术，而层次结构定义是第一个流行且有效的方法。我们已经利用设计层次结构，以及划分设计，弄清楚了如何在划分的设计上运行分析。可以做出哪些假设，并且仍然具有与终止相同的准确性。它会发生，就像在2D SoC中发生的一样。较小的设计将首先建立一个完整的平面运行和所需的精度水平(测量与建模)。随着我们向前发展，随着更大的芯片以硅堆栈格式完成，EDA、osat和晶圆代工厂将不得不证明分层方法和平坦方法之间的一些相关性，以在一定的范围内。如果这是可行的，那么你可以很轻松地说，你的整个平面运行看起来是一样的。在3D-IC设计中，这是一种非常重要的方法，它不会是平的。”

当全3D地点和路线成为可能时，这就变得更加困难了。“如今安全的答案是，‘我们不要划分街区了。让我们只把每个块放在一个骰子上，我们将通过骰子边界与它们对话。’这样做，你仍然需要解决3D位置划分问题，但你的签收问题更简单，因为至少你的块签收限制在2D空间。”“学术研究表明，移动积木并在边界上穿插它们可以为你带来额外的好处。但在大多数情况下，这些论文忽略了时钟同步、模匹配和其他问题，当你尝试这样做时，这些问题会出现。如果你在单个骰子上保留单个方块，你仍然有很多问题要解决，但这比让方块在骰子上移动的问题要少。”

相关的材料
测试2.5D和3d - ic
获取模具或芯片是有问题的，但一项新标准可能会有所帮助。
高级节点IC应力影响可靠性
在不同的设计、不同的用例中，热不匹配会影响从加速老化到翘曲和系统故障的一切。