中文 英语

标签:静态时序分析

颞部签收时间解决方案
通过节奏11月23日,2022 -评论:0

节奏颞颥时机的结果的解决方案是最快的静态时序分析(STA)工具行业的今天具有独特的分布式处理和云功能使数以百计的cpu快速完成即使是最大的设计。完整的铸造认证和一组全面的先进功能,颞部解决方案交付SPICE-accurate结果几百……»阅读更多

新一代分布式云上的静态时序分析
通过特Sequeira——5月26日,2022 -评论:0

日益增长的芯片大小和复杂性施压的每一步和每一个电子设计自动化(EDA)工具开发流程。更多的决策必须在建筑阶段,强调虚拟原型和高级模型。模拟变得缓慢和消耗更多的内存。形式验证努力实现充分证明。逻辑综合和布局有困难蒂姆……»阅读更多

关闭Post-Silicon时机分析差距
通过灰帕特尔2022年5月- 10 -评论:0

准确的静态时序分析是最重要的步骤之一,在开发先进的半导体设备节点。性能数据都包含在芯片和系统规范从最早的营销需求。建筑师和设计师仔细确定时钟周期时间,可以达到所需的性能使用所选的高级体系结构,micro-archi……»阅读更多

一个新维度的集成电路设计复杂性
通过安Mutschler- 1月27日,2022 -评论:0

完整的3 d设计涉及logic-on-logic仍在tire-kicking阶段,但差距在工具已经出现。这是尤其明显,静态时序分析(STA),用于验证设计的定时性能通过检查所有可能的路径时间违规。STA问题开始出现特别是混合成键的引入,无扰p…»阅读更多

提高健壮性和最小化Over-Pessimism面对上升的设计变化
通过拉胡尔Deokar9月- 14,2021 -评论:0

这个博客的第1部分探索设计师面临的问题着手Systems-on-a-Chip (soc)针对节能设计,以及如何Synopsys对此PrimeShield设计鲁棒性解决方案可以帮助优化设计降低权力而实现积极的上市时间目标。最后一个部分将深入探讨如何PrimeShield设计鲁棒性解决方案可以帮助SoC设计优化寡糖……»阅读更多

处理ECOs在复杂的设计
通过埃德·斯珀林1月- 22,2020 -评论:0

Namsuk哦,研发Synopsys对此公司首席工程师谈论更多的角落和工程变更订单的影响,在流程中需要解决如何关闭时间,以及依赖关系如何使所需的任何更改。»阅读更多

使用静态分析功能安全
通过埃德·斯珀林1月- 15,2020 -评论:0

Maamari Fadi,这个小组组Synopsys对此研发主管,解释了为什么静态分析的需求突然汽车芯片设计,如何可以帮助选择最佳功能安全的实现方法,并融入设计流程。»阅读更多

这故障是哪个?
通过帕特·谢里丹——7月25日,2019 -评论:0

故障是一种常用的术语在现代方言,用于识别从太空竞赛意想不到的问题,网站停机时间,或崩溃你的最新的手机应用。在电子设计故障有更具体的含义,指不必要的信号转换组合电路。消除这种额外的转换活动可以节省功耗,特别…»阅读更多

日益增长的不确定性在7/5nm签字
通过安Mutschler2019年5月- 09年-评论:3

有足够的信心在设计签字之前在7/5nm制造业变得更加困难。这是长时间由于晶体管密度增加,薄栅氧化物和更多的权力相关操作,可以破坏信号完整性和可靠性的影响。多年来,设计师表现设计规则检查的一部分物理验证的德西……»阅读更多

低功率满足7/5nm可变性
通过安Mutschler- 11年4月,2019 -评论:0

权力相关问题开始与过程在7/5nm变异,使定时关闭更加困难,导致re-spins造成意想不到的错误和糟糕的功能。在高级节点变化变得特别棘手,有多种原因,可变性。的一个关键的制造过程,可以影响每一个…»阅读更多

←旧的文章

  • 赞助商

关于

导航

与我们联系

版权©2013 - 2023 SMG |服务条款|隐私政策
Baidu