低功率满足7/5nm变异性

与功率相关的问题开始与7/5nm工艺变化发生冲突，使计时闭合更加困难，并导致由意外错误和低功能良率引起的再自旋。

可变性在高级节点变得尤为麻烦，造成这种变化的原因有很多。其中一个关键问题是制造过程，这可能会受到设备变化等各种因素的影响EUV扫描仪是完全相同的，例如，对物质中的杂质，如基材或气体。它也可能发生在制造过程中，如晶圆的清洗或材料的沉积。所有这些都对芯片的功能产生了影响，由于晶体管密度更高，绝缘层更薄，每个新节点的公差更小，变异性的影响也越来越大。

“流程可变性是高级节点设计人员的一个关键考虑因素，”Stephen Crosher说Moortec．“最坏情况的模拟工作只能做到这一步，因为假设每个PVT角的设计都是一致的。然而，在硅晶片中，我们看到整个晶片的热、红外下降和工艺区域性，破坏了之前在模拟中做出的假设。这会影响每个模具的计时性能，从而影响整体功能良率。各种方案正在出现，试图弥补这种区域差异。大多数方案依赖于理解整个模具的过程扩展和动态条件。因此，我们今天看到了在芯片上拥有准确、分布良好的监测织物的必要性。”

从技术上讲，时间可变性是一个统计问题。“过去，为了安全起见，我们会在任何地方都假设最坏的情况，因为真正的统计方法对于生产部署来说太昂贵了，”PrimeTime at的产品营销经理James Chuang说Synopsys对此．“参数化片上变化(POCV)是10年前的一项伟大发明，它创建了一个具有可行周转时间和附带要求的实用统计模型。如今，POCV是模拟高压阈值电池时序变化率的行业标准。大多数(如果不是全部的话)工程团队都在设计低功耗soc在16/7及以下的公司正在使用POCV，并取得了巨大的成功。”

这并不是说POCV是完美的。该方法对每个计时路径的通过率进行了完整的统计，但它没有计算SoC中数十亿条路径之间的统计相关性，其中任何一个失败的计时路径都会导致芯片失败和较低的良率。庄说，例如，如果一支足球队的每个首发球员都有50%的机会出现在一场比赛中，那么在比赛日拥有完整首发阵容的概率可能为零。然而，统计相关性计算设计产量需要详尽的蒙特卡罗模拟，这可能需要数年时间才能在大规模soc上完成——这是SSTA没有广泛应用的主要原因之一。

许多设计师都意识到这一点，并选择在全球范围内增加显著的边际作为预防措施，但这种方法正在使PPA在7纳米及以下，闭合极具挑战性。最近的突破机器学习静态时序分析(STA)技术通过结合参数OCV和ml驱动的蒙特卡罗仿真结果，现在允许设计人员进行全芯片蒙特卡罗仿真，速度比以前快几个数量级。这些组合模拟可以在几小时(如果不是几分钟的话)内对任何规模的设计执行，同时使用与POCV相同的输入抵押品进行即时部署。

除了POCV
不过，POCV并不是唯一的OCV选项。Marc Swinnen，产品管理总监节奏他认为，在低功耗设计中通常出现的较低工作电压下，时序变异性变得更加明显。此外，通常用于降低可变性的技术——增加缓冲驱动器强度和增加正松弛边际——与实现低功率的目标是对立的。

在过去的几年里，随着超低电压(ULV)设计变得越来越普遍，EDA工具在实现、压降分析和STA的交叉处引入了几种技术和功能，以解决这一可变性挑战。

Swinnen解释说，业界的第一个反应是，在7纳米及以下的STA中广泛采用统计片上变化(SOCV)技术，取代了较老的、精度较低的高级片上变化(AOCV)技术。他说:“可变性本质上是统计的，SOCV计时通过将设计中的所有计时值以及库中的所有计时值表示为由平均值(m)和标准差(s)表征的正态(或‘高斯’)概率分布，承认了这一现实。”SOCV使用统计计时引擎沿着计时路径正确组合和传播这些统计量。这比AOCV基于简单的阶段计数而降低的可变性边际要准确得多。”

其次，他说，SOCV可以准确地捕捉在超低电压下出现的可变性成分。在低工作电压下，延迟变率变得不对称(或非高斯)。延迟概率分布的不对称性意味着实际延迟更有可能大于高斯平均值，而更不可能小于高斯平均值。模拟这种效应对于7nm和5nm的高级节点低压设计至关重要。它可以在Liberty计时库中通过适当的描述和包含每个计时弧的分布“偏度”(也称为第三矩)来捕获。这种建模增强已经得到了Liberty技术顾问委员会的标准化和认证。”

变异性对低功耗设计的第三个影响是由低压设计中对供电电压变化的时序极度敏感引起的。例如，在1.2V电压下工作的缓冲器的延迟对电源电压的微小变化(也称为IR-drop)非常不敏感，Swinnen说。“然而，同样的缓冲区在0.7V下工作，即使是很小的ir降，也会显示出高度的延迟变化。当然，在这种情况下，简单地增加电源电压裕度的通常方法是行不通的。业界采用的解决方案是，再次确认这种可变性的存在，并使STA定时ir下降能够感知。”

通过明确计算真实的、测量的IR-drop, STA将揭示哪些路径可以容忍IR-drop，哪些路径需要优化和修复。这是一种更外科的方法，而不是全面的最大压降边际，惩罚所有的路径，而不管对时间的真正影响。

他说，建立一个IR-drop感知STA流的一个关键考虑因素是，定时库必须在多个电源电压下进行描述，以捕捉延迟如何随电压变化。例如，标称1.0伏特库可能需要在1.0 v、0.9V和0.8V进行表征。然后STA工具需要应用插值技术来计算在0.932V时的单元延迟。或者不管电池上的实际测量电压是多少。

Cadence公司的产品管理总监Dave Pursley表示，先进的节点设计需要大量的分析，特别是考虑到大量的模式和拐角时，可能会导致时序关闭和终止的挑战性流程。

问题是链中的各种工具(特别是位置和路线、时间签收和功率签收)可能各自执行的分析略有不同，导致许多闭包迭代可能收敛，也可能不收敛。他说，不一致的分析甚至可能需要硅的重新旋转。

为了避免这种情况，特别是对于高级节点设计，流使用通用的MMMCSwinnen表示，整个流程的分析引擎确保了一个收敛的终止路径。“例如，在同一时间和同一流中，可以评估电源轨道或驱动器尺寸的潜在变化，以实现快速可预测的收敛到签收。”

低电压的影响
从高层次上讲，制造过程中始终存在变异性。但随着特征的缩小，由于绝缘层变薄，静态电流泄漏和动态电流密度，它们更容易受到热损坏。为了尽量减少这些影响，芯片制造商尽可能降低电压。但这也带来了其他问题，比如公差缩小，来自电源、电磁辐射和其他一些物理效应的噪声开始影响信号的完整性和时序。

事实上，动态电压降对时序的影响已成为一个关键指标，at半导体业务部门副总裁兼首席策略师Vic Kulkarni指出有限元分析软件．“如果你看一下供电电压方面的进展，就会发现供电电压正在急剧下降，但阈值电压没有下降。所以Vdd - Vt现在很难实现。在16nm, Vdd和Vt处，电源电压和阈值电压有足够的裕度。你可以摆弄它。你可以为设计师做一些近似。然而，当(Vdd - Vt)急剧下降到接近Vt的时候近阈值操作-这些问题开始影响你。作为设计师，你曾经看到的美丽的坡道不再是直线坡道。即使在RAM循环中，它也是非高斯分布。然后，当你向越来越低的Vdd移动时，低电压下的非高斯分布开始起作用，这意味着变量开始变得严重。这是一个非常重要的现象。这就是物理的作用。”

他继续说道，这对于设计师来说意味着，根据他们希望实现的设计频率，预测的内容与实现的内容开始增加。Kulkarni解释说:“例如，现在做2.1 ghz类型设计的人最终只能使用1.8GHz。“他们实际上把300MHz留在了桌子上，因为为了弥补这一点，他们现在创造了很多边际。为了“安全”，设计师可能会在这里或那里留出1%或2%的边际，但累积起来，边际达到设计的10%或15%并不罕见。在7nm工艺上，这是一个昂贵的提议。”

尽管如此，硅仍然在这些物理效应中失败，这些物理效应对本地和全球都有影响。

“整体设计缺陷发生在单个CPU核心上，因为它们在不同的时间被触发。热点正在改变，或者实例级轨道随着局部的di/dt类型事件而崩溃。所以你现在面临着双重打击。你有本地化的问题，也有全局问题，因为你不知道这些大块变化和切换的事件顺序。人们对如何管理这一问题感到困惑。”

解决方案取决于能够同时进行芯片感知系统设计和系统感知芯片设计，以便回答有关问题的根本原因以及如何在每一步解决问题的问题。

“人们必须一起工作，”他说。“这不再是最后的签字。最终的集成和最终的静态时间分析必须回到块的位置和路线等等。你可以永远留在这里。有时候你的设计周期可能需要8到10天，因为这是一个打地鼠问题。你解决了一些问题，但又出现了另一些问题因为根本原因与结果不是一种非常线性的行为。还有一些异常值。这些异常值可能会导致热点，需要大量数据来可视化这一点。如果你做的本地化/可视化太小，你可能会错过这些，所以你需要看到鸟瞰图。”

图1:在高级节点和包中，模拟变得更加复杂。来源:有限元分析软件

这些问题并不仅限于数字设计师。“现在每个人都喜欢去finFETSynopsys的AMS产品营销总监Geoffrey Ying说。“即使是模拟游戏也在朝这个方向发展。电源电压持续下降，但晶体管的阈值电压没有下降那么多。这确实给头部空间带来了一个大问题，所以晶体管的运行空间非常小。因此，由于变化和可靠性，确实没有太多的工作可做。所以除了变化问题，我们还在研究电磁IR下降和设备老化的影响。这些影响仍然与变异有关，因为您需要同时考虑两者。基本上，老化效应必须与变异一起考虑。”

另一方面，设计师也面临着越来越多的低功耗要求。“你可以设计一个非常强大的芯片，但如果它消耗太多的能量，它就不会削减它。莹说。“性能要求仍然很高。如果你能把芯片做得更大，你就能避免这些问题。但很明显，你不能这样做，因为所有这些都将转化为芯片的成本、竞争力以及最终的上市时间。你不能花太多时间过度分析这些影响，否则你就无法及时交付产品。”

这将设计推向失败的边缘。他指出:“你不想走到悬崖边上，但你也不想因为成本而远离悬崖，所以关闭时间也会受到这种变化的很大影响。”

再加上高级节点的老化模型，整个设计过程变得更加复杂。预应力和老化感知标准库正变得越来越普遍。EM感知库考虑电流密度和活动水平在EM要求内是安全的。

结论
为了帮助设计团队从高级节点设计的一开始就更好地准备满足时序闭合，他们最好记住电源电压和阈值电压之间的少量净空。

“设计师必须考虑到这一因素，并在开始建造之前真正规划好电源和地面供应，”应说。“在标准单元库中，他们需要有一种方法，在考虑更大的图景之前，为每个标准单元库指定功率预算。他们还必须考虑功率和其他相关影响，如老化和EM。拥有一个考虑到这些因素的标准单元库确实有助于更容易地关闭计时。这仍然不容易，但至少能帮助他们找到正确的方向。”

有关的故事
功率传输影响7nm工艺性能
由于对计时的影响而导致的减速，以及签收工具可能无法捕捉到的功率、热量和计时之间的依赖关系。
低功率FinFET设计的变化
旧的解决方案不一定能继续工作，特别是在高级节点和超低电压下。
变异问题越来越广泛和深入
新的来源，安全关键的应用和更严格的公差在晶圆厂内外都提出了新的问题。