变异成长更广泛和深入的问题

变化越来越有问题的芯片越来越异构,它们用于新的应用程序和不同的位置,引发了如何解决这些问题和担忧的全面影响。

在过去,变异在半导体行业被认为是一个铸造问题,通常在最先进的流程节点,在很大程度上被大多数公司所忽视。新流程在线每隔几年来,铸造厂必须找出如何关联与原规范制造,它主要是处理过程中规则甲板。但注入足够多足够的芯片正在建设过程路线图,对市场,如汽车或任何涉及人工智能、这些问题不再是别人的问题。

芯片被添加到大量的新市场,变异来源的数量正在增加。的变化过程,制造工具,模拟电路,甚至在用例和环境条件。更糟的是,这些都是添加剂。所以当一种变化可能不会中断一个芯片的功能,或将死于好,坏,变异跨多个生产步骤,用例,或者多个模具,需要一起工作可以使整个系统无法接受。和在汽车、工业或医疗设备,这种结果不一致可能危及生命的后果。

“我们在一个新阶段,我们基本上明白有一些内在变化很多things-process集成,”David炸说,首席技术官Coventor,林研究公司。“我们决定我们要试着去理解它很好,只要我们能理解深层的变化我们可以设计技术和设计规则,包含变化我们可以生存。这是历史的立场变化。过程工具试图减少它和集成方案试图不那么敏感,但在一天结束后,你可以理解它和设计规则不得不吃。我们现在在第二阶段,也就是我们不能接受这一立场了。太紧的设计规则。只是没有足够的脂肪。”

过程
最重要的是,变异来源的数量正在增长。结合,与更严格的公差和guard-banding空间更少,和变化变得更加从设计到制造的一个关键元素。

图1:类型的变化。来源:解放军的

“随着我们开发和制造设备与更小的特征尺寸,需要控制所有类型的变化由于更严格的公差,“切特雷诺克斯说,收益率顾问心理契约。“先进设计节点,有两个关键趋势减少测量和变化。一个是更加强调边缘位置错误(EPE)而不是单个组件的CD,覆盖和l。EPE可以被认为是错误的总和两个特性之间的测量距离。越来越多的IC制造商正在谈论的EPE margin-rather比CD +覆盖+ l +过程,随后他们想测量和控制EPE。第二个趋势涉及测量埋特性,成为集成电路制造的关键部分的3 d设备类型,包括finFETs和3 d与非。测量和控制的重要性埋藏特征与设计技术的出现将继续共同改进(DTCO)结构来扩展逻辑扩展,和未来的逻辑设备架构如横向nanosheets CFETs(互补场效应晶体管),并最终完整的3 d逻辑。”

变化延伸到所有地区的制造业流程,虽然存在即使在28 nm和22纳米,问题变得更严重因为特征尺寸缩小超出工厂设备的能力。过去十年的大部分时间里,最大的挑战是能够很快打印好足够的特性。这个问题现在已经有所控制EUV目前正在使用的三星和台积电。但其他设备是精疲力竭了,也在检验等领域,计量和测试,发现变异在越来越多的潜在问题点更加困难。

仍然是特别有问题的一个区域是边缘位置错误,光掩模需要对齐打印极其微小的特性。

“让面具的面具制造规范,包含了一个错误的预算分配给掩模的制造过程,”说阿基》的首席执行官d2。“反过来,晶圆工厂生产规格的芯片,它包含了误差预算面具和薄片的过程。标准电池和互连和通过和联系人都是根据设计规则设计,进而决定仔细研究能够可靠地制造根据晶圆和面具规格。如果处理晶片上的变化可以包含0.1而不是2 nm,速度和力量的规范标准电池(或任何电路)缺乏变化指定的角落。反过来,角落,开车RTL设计,合成,place-and-route设计芯片,将执行在目标速度,确保信号从一个监测设备(阶段)到下一个,而且那里的信号保持足够长的时间为下一个时钟周期的到来。”

这需要复杂的协调多方的交流,规范和允许的公差和误差预算。在过去,一些曾经是现在控制的国际半导体技术发展路线图(也是),担任中央权威的分发错误预算和公差为后代,使所有设备供应商协调,确保可靠的制造业未来的节点。

这个数据如何为未来的一代又一代的芯片还有待观察。

“如果你决定你要吃变异,你做扩展,“说Coventor油炸。“现在我们在这中间阶段减少过程变异是绝对必要的。减少对它的理解是至关重要的。然后你开始工作的两个片段组合在一起。所以我理解的差异。有时我可以预测或补偿这变异,变成了控制方案。我们现在在那里。设计规则不能容忍尽可能多的变化我们已经能够容忍。我们在这中间阶段。但是我们还没有在另一边的,变异成为受益。 We haven’t seen that. We are still in a phase where if we can control variation and compensate for it at the equipment level and at the integration-scheme level, then people can still see the path to scale technology. We’re not going to get out of that phase until we can’t see the path anymore.”

从生产的角度来看,它们仍然有充足的变化问题需要解决。

“插过程的主要技术问题是边缘位置误差(EPE),”据电话去年夏天在学报论文提交。“EPE被定义为变化的总和,诱发放置错误阻止面具和过程的转变。这个信用证的EPE计算过程包括三个部分:SAQP变化,阻塞面具变化,和其他变化,如当地的临界尺寸均匀,运行的变化,等等。(SAQP变化线基民盟的均方根法,计算了沥青分布行走,和线粗糙度的性能。阻塞面具变化计算了均方根法行基民盟,线粗糙度性能和光刻覆盖转变。通过输入,这些变异的三倍的标准偏差计算,预期的EPE大于7.9海里。”

新的变异来源
但即使没有延伸扩展,变异是开始蔓延到芯片的新来源。

“如果你去更brain-inspired神经形态类型的方法,你不再可以隐藏数字背后的变化,”公司副总裁桑杰Natarajan说应用材料。“变化是所有小于时钟速度,例如。晶体管' A '可能切换快,晶体管B可能慢慢地开关,但只要他们所有的人都在一个时钟周期内完成切换,没有人注意到变化。数字世界基本上埋,变异。与模拟,更节能,但你必须控制变化。既然你不能隐藏变异,你必须消除变异或最小化。”

有时候,解决不同问题在一个领域可能会导致意想不到的变化。

“从性能的角度来看,你担心跨域的变化你的设备性能关键路径,”克劳斯Schuegraf说,副总统的新产品和解决方案PDF的解决方案。“所以你可以线晶体管与关键路径到一边,另一个,和那些需要控制一定的宽容。跨域是一个主要的问题,因为这些人工智能芯片是细致。字段大小约为600或700平方毫米。这是一个巨大的死。所以你有设备的变化。在7海里互连非常拥挤,所以人之间引入一个中间金属层来缓解拥堵栅极和漏极接触。下水道联系人现在酒吧,你有更好的接触电阻和可变性。结果是你门之间有更多的电容和排水。但是当你有一个金属杆,你必须添加一个联系人到源和流失。 The way you do that is to add another metal layer. That adds variability. The overlay is quite tight. So as that moves around, the resistance changes. As that overlay changes, the resistance changes. Now you have a whole new source of variability. So you’ve solved one problem and created another.”

设计的影响
这个问题并不仅仅局限于制造业。它显示整个供应链,从初步设计到材料、设备、生产和最终测试。

这是同样的问题,用更少的空间。“当我们第一次学习变化,早在1977年,建议使用标准工具来处理剂量和专注,”约翰·Sturtevant说技术营销主管导师,西门子业务。“现在你有越来越小的预算,一切都收紧。我们开始看保护产量和失败的概率有多少变化是可以接受的。在死的时候,你可能有超过400亿人通过,边缘位置的变化,你现在必须考虑7(开关)。模式的数量,甚至忽视目前随机效应,您需要查看的边缘分布。,每个人都需要比过去更好的通知。”

这影响到设计的每一个难题,从地板计划设计制造(DFM)模型和工具。

“因为平面布置图正在改变,我们看到影响我们做布图规划的方式为我们的一些高速接口,“说Navraj Nandra,高级营销主任接口IPSynopsys对此。“你有非常广泛的潜在的公共汽车,但是你高度的需求是有限的,所以你必须做高速路由整个芯片而不是芯片。当这种情况发生时,你必须看看渐变过程,因为他们表现的死亡。如果你试图校准过程中的薄层电阻,理想情况下有相同的值,如果你正在调查整个芯片。你想要到处都相同的值的电阻。通常,因为过程变差,电阻值变化当你沿着芯片探针。这是渐变过程。你必须设计在使用抵消取消技术。”

使用在16/14nm finFETs控制泄漏电流增加更常规的形状设计,限制自由设计团队,因此一些变化引起的不同的形状。

“这实际上并没有使它更容易,但是,因为现在这些不同的领域有更多的相互影响,”史蒂文·刘易斯说,营销总监节奏。“现在这些事情有更多的相互影响,因为极端的盖茨和晶体管的近距离和复杂的路由。我们发现您现在需要结合使用的工具和方法来解决这些问题。模拟,他们一直为解释他们的方法。finFETs,前端,后端墙和验证需要消失,因为你不能等到年底线找出如果有人犯了一个错误。这并不意味着你忘记一切学习和角落刚果民主共和国正确性,但是你需要带很多东西同时彼此更加团结地工作。所以在布局,例如,你想知道电的期望及其影响晶体管的路线。设计规则检查后就不够好了。”

这种方法被进一步回荡在制造业方面,

“如果你可以同时测量和存款,可以减少变异,因为你停止沉淀当你完成,”应用的Natarajan说。“如果今天室运行缓慢,明天跑得很快,没关系。”

这是否解决了日益变化问题整个行业还有待观察,但芯片制造商正开始在一些会议上讨论这个问题。

“一维金属迫使我们促进通过很快到更高的水平,大部分的力量用于高级金属,和通过抗性已成为大部分延误的贡献,“公关”Chidi“奇丹巴拉姆说,负责工程的副总裁高通。“这些通过的保证金和变化管理非常重要。我们用LPE提取的方法,寄生电容管理和误差取一千路径在一个芯片和计算误差,在5%到10%的顺序在最坏的情况下的路径。为我的产品性能,这些糟糕的情况下才是至关重要的。尽管名义上,大多数的部分你打正确的目标,最坏的情况下最终确定最终的规格。所有这些表现的不可预测性余地。省略号显示我们可以设计。党卫军或江源发展促进会角落然后你设计成盒子。但是当我看着我从一个大的数据块,在许多技术,你总是最后一个大尾巴,你没有预测。今天,我们能够忍受它只需over-margining部分。 Improving the predictability will actually get us quite a bit of value in these technologies and the ability to scale further going forward.”

奇丹巴拉姆表示,目标是让不可预测性的错误后端。“前端香料减少和TCAD是不错,但变化是通过更好的可预测性是真实的。任何预测误差时就住我们可以改善的部分有变化过程和降低血糖,但不可预知性错误将继续通过生命的技术,所以减少预测误差是非常有价值。”

结论
更严格的公差,新的应用程序和广泛不同的用例增加整个供应链的变化问题。曾经几乎全部制造业生产和设计方面的问题正迅速成为一个问题。

这既是一种挑战也是一个机会,也不乏在幕后活动的理解和解决该问题。但在这一点上,还有很多工作要做。

——布莱恩•贝利对此报道亦有贡献。

有关的故事
变化的长,弯弯曲曲的尾巴在7/5nm恶化
多个源的可变性导致意想不到的问题,从人工智能芯片汽车可靠性和投放市场的时间。
过程变化和老化
半导体产业的快速进步是如何使晶体管老化更加困难。
为什么芯片模
半导体器件制造之前和之后面临许多危险,会导致他们过早地失败。
变化在芯片制造
为什么材料的一致性在先进的关键节点。