中文 英语

测试堆栈:DFT已为3D设备做好准备


当现有的先进2D设计已经突破了测试设计(DFT)工具的极限时,开发者对3D设备的DFT管理还有什么希望呢?谁能负担得起工具的运行时间、芯片上的面积需求、模式计数和测试时间?来自专家的答案是肯定的,有一条可扩展的、负担得起的、全面的3D ic DFT解决方案的途径。条策略……»阅读更多

用于优化测试模式的总关键区域


高级节点的复杂性不断增加,使得定位缺陷和潜在缺陷变得更加困难,因为在领先的芯片设计中,需要覆盖的表面积更大,而各个组件之间的空间更小。Ron Press,西门子数字工业软件的技术支持总监,谈到了为什么预测在生产过程中哪里最有可能出现缺陷是如此重要。»阅读更多

利用关键区域提高汽车IC测试质量


为了在快速增长的汽车集成电路市场中竞争,半导体公司需要解决整个设计流程中的新挑战。为了满足ISO 26262中百万分之零缺陷(DPPM)的目标,DFT工程师采用了新的测试模式类型,包括细胞感知、互连和细胞间桥接(细胞邻域)。但是传统的选择类型的方法…»阅读更多

基于关键区域的高质量测试模式优化


DFT工程师面临的挑战之一是如何为ATPG设定目标指标,以及如何选择最佳的模式集。基于检测到的故障数量的传统覆盖目标没有考虑一个故障与另一个故障发生的可能性。Tessent开发了全关键区域ATPG技术,可以根据模式的可能性进行排序……»阅读更多

从ATE实验室到Fab


优德科技的业务发展经理Shu Li将重点放在了设计工程师和制造/测试工程师之间的沟通差距上,为什么会存在这种差距,以及为了加快和提高测试质量需要做些什么来弥合这种差距。https://youtu.be/Nd-5_twbJBw点击这里查看其他技术讲座视频»阅读更多

Baidu