中文 英语

标签:测试设计

基于不断发展技术的可测试性分析
通过Pawini Mahajan- 2022年12月6日-评论:0

片上系统(SoC)设计的复杂性持续增长，因此制造所需的相应测试设计(DFT)逻辑也变得更加先进。设计团队面临着大量门数的挑战，以及大量内部开发和第三方IP集成到他们的设计中。了解是否可以为这些复杂的设计创建高质量的制造测试需要…»阅读更多

启用2.5D, 3D堆叠ic的测试策略
通过劳拉·彼得斯- 2022年9月8日-评论:0

改进的可测试性，加上在更多插入点进行更多测试，正成为创建可靠的、异构的、具有足够产量的2.5D和3D设计的关键策略。许多改变需要落实到位，以使并排的2.5D和3D堆叠方法具有成本效益，特别是对于那些希望集成来自不同供应商的芯片的公司。今天，几乎所有的…»阅读更多

测试堆栈:DFT已为3D设备做好准备
通过马丁Keim- 2022年9月8日-评论:0

当现有的先进2D设计已经突破了测试设计(DFT)工具的极限时，开发者对3D设备的DFT管理还有什么希望呢?谁能负担得起工具的运行时间、芯片上的面积需求、模式计数和测试时间?来自专家的答案是肯定的，有一条可扩展的、负担得起的、全面的3D ic DFT解决方案的途径。条策略……»阅读更多

通过共享总线接口自动化内存测试
通过Harshitha Kodali- 2022年4月12日-意见:0

用于汽车、人工智能(AI)和处理器应用的soc中内存密集型IP的使用正在稳步增加。然而，这些内存较多的IP通常只有一个访问点来测试内存。共享总线体系结构允许通过称为共享总线接口的单个访问点测试和修复IP核内的内存。在这个界面中…»阅读更多

软件驱动和系统级测试驱动芯片质量
通过布来安梅奥- 2022年3月8日-评论:0

传统的半导体测试通常包括由自动测试设备(ATE)执行的测试。但工程师们开始倾向于在系统环境中测试片上系统(soc)的额外后期测试，以便在最终产品组装之前发现设计问题。“系统级测试(SLT)提供了一个大容量的环境，您可以在其中测试硬件和软件切换……»阅读更多

用于大型soc和AI架构的DFT的实用方法，第二部分
通过拉胡尔Singhal- 2022年3月8日-评论:0

本文的第一部分讨论了AI设计的测试设计(DFT)挑战，以及在芯片级别解决这些挑战的策略。本部分主要介绍在同一个封装上集成多个芯片和内存的AI芯片的测试要求。为什么AI soc采用基于2.5D/3D芯片的设计?许多半导体公司正在采用基于芯片的芯片技术。»阅读更多

在设计流程的早期准备测试
通过Ann Steffora Mutschler- 2022年3月2日-评论:0

直到最近，半导体设计、验证和测试都是独立的领域。由于对可靠性的需求不断增长，市场窗口越来越短，芯片架构越来越复杂，这些领域已经开始合并。在过去，产品都是从功能的角度来设计的，设计师并不关心产品的物理实现……»阅读更多

智能DFT基础设施和自动化是管理设计扩展的关键
通过西门子EDA- 2022年2月8日-评论:0

本文描述了如何使用更智能的DFT基础设施和自动化来大大改善DFT调度。基于即插即用原则的结构性DFT基础设施用于实现并行DFT开发和集成。DFT自动化用于连接和管理DFT基础设施，以显著降低与设计伸缩性和复杂性相关的风险。的家庭……»阅读更多

简化高级soc的DFT
通过罗恩的新闻- 2022年2月8日-评论:0

电子设计自动化(EDA)软件的目的是解决SoC设计问题，简化整个过程。对于测试设计(DFT)，这意味着旨在简化当今大型复杂设计的DFT开发。通过EDA供应商、晶圆代工厂和半导体公司之间的合作伙伴关系开发的技术和方法应该有效地降低风险，…»阅读更多

更多生产问题，更多测试
通过埃德·斯珀林- 2022年2月8日-评论:0

Advantest America首席执行官Douglas Lefever接受了《半导体工程》的采访，讨论了测试中的变化、先进封装的影响以及整个流程中正在发生的业务变化。以下是那次讨论的节选。SE:接下来的测试中有哪些大的变化?勒菲弗:这不是拐点，更像是从代数到微积分……»阅读更多

←老帖子

  • 赞助商

关于

导航

与我们联系

版权所有©2013-2022 SMG |服务条款|隐私政策
Baidu