一个自动化的方法记忆库映射和验证,DFT插入,DFT区域优化。
内存占用较多的IP soc汽车的使用,人工智能(AI)和处理器应用程序正在稳步增加。然而,这些内存占用较多的IP通常只有一个访问点进行测试的记忆。共享总线架构允许检测和修复记忆在IP核通过单一访问点称为一个共享的总线接口。在这个界面中,设计师需要针对DFT (DFT)工具自动连接到信号应用存储器BIST模式。
除了自动化DFT,西门子数字行业软件也提供了一个自动化的方法称为共享总线学习地图的物理内存组成每个逻辑记忆和验证集群和逻辑内存库文件。
今天设计包含许多内存数组,它们消耗总量的很大一部分芯片面积。内存大小和数量的增加意味着额外的硬件成本相关的内存内建自测(MBIST)逻辑。因此,MBIST逻辑的面积和额外的路由需求可能产生负面影响芯片的性能的关键功能路径和记忆。
共享总线架构提供了一个通用访问点几个记忆,让设计师优化路由和核心性能。它还提供了灵活性的路线DFT信号沿着功能路径共享总线接口。图1展示了一个集群共享总线架构包含一个内存模块,它提供了访问多个记忆。
图1:共享总线集群在一个芯片上。
记忆通过共享总线接口被称为逻辑记忆(通过LM_4 LM_0图1)。这些逻辑记忆可以集群内部或外部模块。逻辑内存地址空间由一个或多个物理记忆(PM_ *在图1)。
生成的嵌入式测试硬件共享总线包含一个MBIST控制器,如虚拟内存接口和额外的模块和胶水逻辑记忆。MBIST共享总线硬件如图2所示。
图2:存储器BIST共享总线的硬件。
一个专门MBIST控制器分配每个集群共享总线内存模块。虚拟记忆对应内部的逻辑或物理记忆集群共享总线内存模块。Tessent MemoryBIST自动生成一个虚拟内存只有电线和通孔组成的模仿记忆的行为。之间的胶水逻辑控制访问共享总线接口端口,MBIST控制器和虚拟记忆。虚拟访问允许MBIST控制器运行内存算法和执行标准操作逻辑或物理记忆。
所有内存阿拉伯学者共享总线硬件组合在一个包装器模块。包装使跨境区域优化在合成和合成后的设计减少了未分组的逻辑。这种方法可以提高逻辑优化和减少区域。
Tessent MemoryBIST提供了一个自动化的解决方案,支持映射和验证内存库文件,内存修复,复杂的内存配置,多种方式优化区域。
工具的一个独特的特性是能够自动映射的物理内存组成每个逻辑记忆和验证集群和逻辑内存库文件。这种所谓的共享总线学习流如图3所示。
图3:共享总线学习流的概述。浴室是Tessent核心描述。
共享总线学习涉及两个关键特性:
P2L映射创建包装器,首先推导映射的逻辑内存中的物理记忆内存集群RTL。接下来,它填充到逻辑内存库文件中提取信息,也称为TCD (Tessent核心描述);最后,它写到更新的文件。
库验证验证:
Tessent MemoryBIST支持修复与行/词只是记忆,列/ IO-only和行/列修复类型在一个共享总线通过插入所需的内置维修分析集群(BIRA)和内置的自我修复(BISR)逻辑,如图4所示。
图4:设计的概述和BISR集群内存模块。
Tessent MemoryBIST支持测试集群共享总线内存内的多口记忆。它允许您检测inter-port故障和控制并发读/写操作提供了灵活性。MBIST DFT插入流多口记忆是一样的单端口的记忆。
Tessent还支持某些复杂的内存配置,物理记忆是大于逻辑记忆。切片的概念更大的适应更小的逻辑内存占用物理内存被称为pseudo-vertical堆积。
Tessent MemoryBIST最小化了共享总线测试逻辑区域自动重用内存接口逻辑。如果相同的记忆在设计不同时测试,然后重用内存接口和虚拟内存中相同的记忆。同样,修复分享可以实现与行/词只是记忆,列/ IO-only,行/列修复类型。的记忆不同的维度可以共享相同的BISR / BIRA硬件。修复共享相同的维修信息适用于所有记忆在维修组。设计师也有控制的水平共享或分组记忆BISR / BIRA电路之间保持适当的平衡潜在产量的影响和改善区域和升高的时间。
与共享总线体系结构变得越来越重要,设计师现在有可靠的自动化来简化DFT最具挑战性的任务。Tessent MemoryBIST有效地解决了不断增长的需求通过自动化测试复杂的内存配置支持内存库映射和验证,DFT插入,DFT区域优化。
|
|
|
|
|
|
|
|
|
|
留下一个回复