中文 英语

标签:生成时间

基于不断发展技术的可测试性分析
通过Pawini Mahajan- 2022年12月6日-评论:0

片上系统(SoC)设计的复杂性持续增长，因此制造所需的相应测试设计(DFT)逻辑也变得更加先进。设计团队面临着大量门数的挑战，以及大量内部开发和第三方IP集成到他们的设计中。了解是否可以为这些复杂的设计创建高质量的制造测试需要…»阅读更多

改进并行芯片设计、制造和测试流程
通过Ann Steffora Mutschler- 2022年11月28日-评论:0

随着芯片行业寻求用更少的工程师优化设计，半导体设计、制造和测试正变得更加紧密地结合在一起，这为提高效率和降低芯片成本奠定了基础，而不仅仅依赖于规模经济。这些不同过程之间的粘合剂是数据，芯片行业正在努力将各种步骤编织在一起…»阅读更多

测试堆栈:DFT已为3D设备做好准备
通过马丁Keim- 2022年9月8日-评论:0

当现有的先进2D设计已经突破了测试设计(DFT)工具的极限时，开发者对3D设备的DFT管理还有什么希望呢?谁能负担得起工具的运行时间、芯片上的面积需求、模式计数和测试时间?来自专家的答案是肯定的，有一条可扩展的、负担得起的、全面的3D ic DFT解决方案的途径。条策略……»阅读更多

汽车芯片制造商将价格降至10ppb
通过安妮Meixner- 2022年3月8日-评论:0

如果汽车制造商每年只筛选100万件零部件，工程师如何向他们交付10亿分之10的缺陷部件?答:通过理解故障机制并主动筛选它们。现代汽车包含近1000个集成电路，必须在汽车的寿命(15年)内运行。这使得对质量的期望越来越高。虽然10 Dppm曾经是一个可靠的基准，但……»阅读更多

在设计流程的早期准备测试
通过Ann Steffora Mutschler- 2022年3月2日-评论:0

直到最近，半导体设计、验证和测试都是独立的领域。由于对可靠性的需求不断增长，市场窗口越来越短，芯片架构越来越复杂，这些领域已经开始合并。在过去，产品都是从功能的角度来设计的，设计师并不关心产品的物理实现……»阅读更多

用于优化测试模式的总关键区域
通过埃德·斯珀林- 2021年10月19日-评论:0

高级节点的复杂性不断增加，使得定位缺陷和潜在缺陷变得更加困难，因为在领先的芯片设计中，需要覆盖的表面积更大，而各个组件之间的空间更小。Ron Press，西门子数字工业软件的技术支持总监，谈到了为什么预测在生产过程中哪里最有可能出现缺陷是如此重要。»阅读更多

功率感知测试:解决DFT和测试中的功率挑战
通过拉胡尔Singhal- 2021年8月10日-评论:0

集成电路(IC)的尺寸持续增长，以满足人工智能(AI)、自动驾驶和数据中心等前沿应用的计算需求。随着设计尺寸的增大，芯片的总功耗也随之增加。虽然过程节点的缩放降低了晶体管的尺寸和工作电压，但功率的缩放并没有跟上si…»阅读更多

信号连通性检查不仅仅适用于为测试而设计的团队
通过Pawini Mahajan- 2021年6月8日-评论:0

片上系统(SoC)设计的复杂性持续增长，制造测试所需的相应测试设计(DFT)逻辑也变得更加复杂。设计团队面临的挑战不仅是高数量的门，以及内部开发和第三方IP集成到他们的设计中的阵列:需要实现高质量的手工…»阅读更多

合并验证和测试
通过布莱恩•贝利- 2021年4月22日-意见:0

虽然功能验证和测试的学科服务于不同的目的，但它们的历史曾经紧密交织在一起。最近的安全和安全监控需求，加上嵌入设备的功能，使它们再次紧密结合在一起，但它们能否成功合作，在两者之间都取得改进呢?实现这一目标可能很困难。三个阶段…»阅读更多

数字测试增大或减小
通过布来安梅奥- 2020年12月8日-评论:2

大型数字集成电路正变得越来越难以以时间和成本效益的方式进行测试。特别是AI芯片，由于所需的测试向量量，它具有平铺式架构，这对旧的测试策略造成了压力。在某些情况下，这些芯片太大了，超过了十字线的尺寸，需要将它们缝合在一起。需要新的测试效率……»阅读更多

←老帖子

  • 赞助商

关于

导航

与我们联系

版权所有©2013-2022 SMG |服务条款|隐私政策
Baidu