选择正确的RISC-V核心

与越来越多的公司基于RISC-V ISA设备感兴趣,和越来越多的核心,加速器,和基础设施组件可用,商业或开源的形式,最终用户面临的挑战越来越难保证他们做出最好的选择。

每个用户可能会有一组需求和关切,几乎等于RISC-V产品的灵活性,扩展远远超出传统PPA指标纳入安全担忧,或质量方面的考虑。可能包括验证抵押品的适应性,使建筑延伸和必要的验证。

传统上,三个级别的原型已经部署——虚拟原型仿真,以及FPGA原型,包括它们之间的混合动力车。每个平台然后用于各种各样的用途,包括软件验证,架构验证,硬件的功能验证,性能分析等。

而设计和软件生态系统RISC-V变得建立,配置和验证生态系统后,需要建立新技术。RISC-V的灵活性,验证带来了巨大挑战,任何超出以上需要固定的处理器的验证。它也使硬件软件联合开发不仅成为可能,但必要的。

共同发展
过去,当时硬件选择和软件开发运行。RISC-V,硬件通常是由软件。“你必须选择的第一件事是什么标准RISC-V选择你想要的,”Simon Davidmann说创始人兼首席执行官治之软件。“RISC-V特性集目前有200年或300年的选择。你怎么知道你的算法是否会受益于一个浮点单元,或SIMD,硬件乘法器,甚至一个矢量引擎?你必须解决你需要的硬件功能,和可以应用的类型或处理器的工作,你想要做的事情。这本身就有点挑战。”

原型必须使这些权衡。“如果设计师的目标是评估性能和适合的目的,那么虚拟样机是唯一可行的选择,”史蒂夫·罗迪说CMO二次曲面。“建设硬件原型耗时10至50倍比创建SystemC模型子系统或整个SoC。SystemC虚拟样机一般跑得快足以回答性能问题,比如有多少帧每秒的吞吐量可以得到处理器核心,或者什么是函数的峰值和平均带宽要求X,在一个可接受的精度信封”。

得到正确的准确性是很困难的。“这都是关于准确性和自旋模型的能力非常快,”Frank Schirrmeister说解决方案和业务发展副总裁Arteris IP。“正确的精度是不管你的问题定义的要求,并生成这些并不是微不足道的。如果你是一个ASIP提供者,您将能够从任何模板生成的。根据你可能需要管道准确性的问题,你可能需要记忆的准确性,它不需要完全准确,但是当你有一个CAD部门参与,他们太害怕回答错误的问题。”

但准确性权衡与速度。“虽然一些虚拟原型周期准确,这些经常运行太慢吞吐量能够拥有必要的软件,“治之”Davidmann说。“虚拟原型并不是性能引擎性能最高,因为他们不处理器管道模型。他们从软件的角度看,在那里你可以在硬件、编译并运行它,你可以看到近似性能通过观察指令计算或近似时间估计。这应该足以让这种架构决策。”

通常需要几个原型。说,“我们通常有两个原因原型Venki时称,高级主管在微芯片技术的FPGA软件和系统工程业务单元。“一个是架构验证以确保满足所有性能指标和需求和功能验证。另一个原因是为嵌入式软件和固件开发。我们使用不同级别的原型技术,最常见的是使用我们自己的fpga开发一个仿真平台架构和功能验证。我们也使用QEMU等建筑模型构建虚拟平台性能验证和嵌入式软件开发。”

可能性的数量正在增长。“有很多方法,今天公司与RISC-V原型,”Mark Himelstein说RISC-V国际的首席技术官。“这些从单板计算机制造商层面,enterprise LINUX能够董事会。仿真环境(如QEMU)允许开发人员发展与软件硬件完成之前,和到处都有现成的零件从嵌入式soc(从Espressif和Telink等公司)、fpga(从Microsemi等公司),即将到来的马从英特尔和SiFive溪董事会。”

它回到性能/准确性权衡。“物理原型设计工作得多,因为你是连接和现实RTL综合,但他们提供更大的准确性和吞吐量,“二次曲面的罗迪说。“在一个FPGA物理原型系统,无论是国产还是从大EDA公司,需要努力跟进。但它可以运行一个数量级的速度比SystemC模型和几个数量级的速度比完整的门电路级模拟。设计团队从基于c的模型通常将主IP选择过程为物理模型验证的实际设计IP选择后,作为一个系统软件开发平台”。

一旦你知道硬件功能设置您想要的是什么,你可以看看,如果有人已经创建了一个解决方案,满足你的需求。”,与所有的供应商,将有一个商业解决方案,将有件事你要找的类型,“Davidmann说。“但RISC-V,你没有接受的解决方案。RISC-V价值的一个重要组成部分是改变它的自由,修改它,并添加不同的东西,你想要的。”

选择一个实现
有很多方法可以实现一组特性,如管道阶段的数量,或投机执行功能。每个有不同的权力之间的权衡,性能和面积。“ISA风味,无论是RISC-V,手臂,抑扬顿挫的Xtensa Synopsys对此的弧,并不影响建模和原型目标和权衡,“罗迪说。“系统架构师需要回答SoC设计目标无论品牌的处理器。在技术层面上,RISC-V潮流市场是在一个稳定的位置相对于建模和性能分析工具支持。有许多相互竞争的核心供应商,每个都有不同的实现和处理器功能。主要系统CPU,它没有手臂的长寿,因此更少的生态系统玩家在EDA世界广泛验证,现成的建模支持现成的从各种RISC-V RISC-V核心供应商。作为一个可配置的,修改的核心,RISC-V世界水平的滞后指令集自动化Tensilica花了25年的建筑。因此RISC-V少建模支持作为一个现成的构件和自动化使用指令集实验平台。”

但这只是一个方面的一个实现,需要评估。它的质量是什么?如果你想修改它,如何重新验证吗?

这些评估的性能是最简单的。“这是没有不同于任何传统处理器供应商,“Davidmann说。“他们会告诉你这个核心给你这么多Dhrystones每瓦,他们会给你典型的处理器分析数据,说这是这个微体系结构运行速度。他们所有的数据,和任何人许可一个处理器核心熟悉数据,将会与他们交谈并得到这些信息。他们可能会有很多可选择的选项的数据表,他们会说,‘如果你打开这个选项,你得到这个或那个。你可以看数据表,在供应商的网站。”

在这个层面上,你可能需要周期的准确性。“我看到大多数人将它注入足够的数据通过它运行的模拟器上,做出一个合理的决定,”Schirrmeister说。“我没有看到,移动到虚拟原型。一些公司正在谈论FPGA原型,你有自己的单板的解决方案。根据您需要回答的问题,你可能会决定配置,生成它,然后泵入一个FPGA运行更多的数据,通过适当的软件例程。这个行业有足够快的方式进入模拟器和原型,使这一切成为可能。基本的问题是,你想让这个决定基于尽可能准确的数据,但是你可能没有准确的数据,当你想做决定。”

许多这些原型必须包括的不仅仅是处理器。“虚拟平台提供的能力与其他外部物理硬件集成功能,如内存和传感器操作在一个真实的环境中,“微芯片的Narayanan说。“混合系统可以汇集虚拟平台与其他外部物理原型的功能。FPGA仿真和原型有助于发现timing-related bug,比如竞态条件,这是多周期准确的运行速度和外部功能。”

验证
因为处理器设计内部很长一段时间,没有公开验证生态系统构建一个处理器和RISC-V需要更加灵活的特点比过去曾经存在验证的解决方案。这只是开始发生的创建。

“有行业指标如Dhrystones,或CoreMark,所以人们可以比较性能,“Davidmann说。“但是你怎么能比较验证质量呢?需要有一个公平的竞争环境,这样每个供应商都可以说,这是我们如何做。我们需要一些质量度量和验证。”

这就是开源运动可以帮助。“如果你看看RISC-V生态系统,你有大量的非常有经验的处理器开发人员,“Schirrmeister说。“有两个极端。一个是我从供应商获得的核心,如果它不工作,你有一个问题。另一方面,我有完全的自由,尽我自己。一个平衡发展这两个极端之间的某个地方。你得到一定数量的验证是由你的供应商提供,然后扩展自己的责任。”

这就是度量。“ISA兼容性只是第一阶段梯子的复杂性,只有少数公司已经上升,”戴夫Kelf说,首席执行官Breker验证系统。“原型可能是完全保证可靠的处理器运行的唯一方法,但真正利用负载驱动这些原型表面划痕的真正的处理器的报道。这是与开放的竞争努力ISA开车加速开发和投放市场的时间的问题。”

但这些指标是什么?“OpenHW质量组,我们试图找出这些指标应该是,“Davidmann说。”,包括功能覆盖,因为它不仅仅是简单的指令。对于一个高质量的处理器,需要比这更多。你需要验证的方法,有信心,你的比较与参考覆盖一切。功能覆盖只是显示你有测试,但这必须加上对某种形式的方法,比较已知的参考。我们要添加故障注入技术,这样就可以看看你的试验台实际检测问题。”

图1:定义RISC-V验证解决方案的体系结构。来源:治之

需要一套工具。“随着RISC-V生态系统的成熟,商业实现开始支持定义的细分市场,“说阿施施Darbari,创始人兼首席执行官Axiomise。“我们看到支持市场,如汽车、功能安全合规要求。我们看到对物联网的支持,需要安全。RISC-V供应商正在投资于先进的验证技术,包括虚拟原型架构建模和性能。工具现在可用于早期采用正式的方法来删除错误在设计过程的早期,避免错误插入作为设计师努力抓住问题的错误与模拟processor-memory接口。”

的一个工具,必须是能够生成用例基于特性列表或一组功能。“测试内容驱动的自动生成原型,考虑及时验证的复杂性是关键,“Breker的Kelf说。“这些生成机制是现在市场上开始出现了。”

结论
一个生态系统只是一样好最薄弱的组件,以及RISC-V EDA工具链。原因是双重的。首先,直到最近,没有商业市场处理器验证工具。虽然他们存在于过去,他们全都消失或被溶解成遗留处理器的公司。第二,RISC-V ISA的灵活性将创建一个新的系统级优化方法,需要一套新的工具。这机会是需要时间理解和商业工具出现,妥善解决这个问题。

相关的
最小RISC-V
有空间的一个更小的版本RISC-V处理器,它可以取代8位微控制器?
RISC-V将成为主流
开源处理器核心开始出现在异构soc和包。
有效跟踪RISC-V
如何使用新的RISC-V调试标准。
RISC-V芯片有多安全?
开源本身并不能保证安全。它仍然可以归结为设计的基本原理。