近阈值计算得到提升

近阈值计算长期以来一直用于功率敏感设备，但一些令人惊讶的、不相关的进步使其更容易部署。

虽然近阈值逻辑一直是最低功耗应用程序的基本技术，但它一直很难使用。这种情况正在改变，虽然它不太可能成为主流技术，但对于那些想要尝试的人来说，它肯定会变得容易得多。

在阈值电压或阈值电压附近的操作逻辑通常是以牺牲性能和面积为代价的。这种方法有一个陷阱。因为很少有公司愿意使用它，工具供应商也不愿意投资于它。因此，它仍然很难使用。

但有时，意想不到的因素会发挥作用。过去被认为太难的事情，现在变成了唯一的，或者至少是最简单的前进道路。对于每个实现节点，以及相应的特征大小的缩小，许多方面都可以很好地扩展。但并非所有国家都这样做。在90nm左右，标称电压开始变平，因此开关功率停止缩放。

在16/14纳米(或22纳米英特尔)的finFET的引入改善了工作电压和泄漏，但供应的下降速度比阈值电压更快，这导致电路设计人员的供应空间更小。这意味着许多尖端设计开始看起来很像接近阈值的设计。

让我们快速回顾一下这项技术。功耗是电压的二次函数，通常表示为，功率与CV成正比²f.当电压下降时，以牺牲性能为代价，可以节省大量电能。

由于许多物联网设计具有较长的占空比，因此这通常是可接受的权衡。然而，还有更复杂的情况。总功率是静态或泄漏功率和动态功率的组合。当电压下降到晶体管的阈值电压(V_T)时，开关功率降低。但与此同时，漏电流增加(见图1)。这意味着必须找到漏电流和开关功率的最佳组合。

将电压降低到一定功率以下会导致漏电增加的速度快于开关功率下降的速度，性能也会下降。最佳工作点通常略高于V_T并被称为近阈值工作点，或最小能量点。

图1:最小能量点通常略高于阈值电压。来源:钱宇/Arm

近阈值设计在半导体市场上并不新鲜。公司总裁兼首席执行官Mo Faisal表示:“能量收集和永远在线的物联网设备使用这种技术大幅降低功耗，从而延长电池寿命或收集能力。Movellus．“当架构师将他们的工艺几何扩展到更小的节点时，他们面临着一个新的障碍——工艺变化。虽然进程变化具有广泛的影响，但它尤其影响时钟网络，导致性能降低(F_马克斯)或能源效率。”

但接近阈值的方法正变得越来越普遍。“次阈值和近阈值计算的前景是巨大的，”Ambiq的首席技术官兼创始人斯科特·汉森(Scott Hanson)说。数以亿计的终端设备在不影响电池寿命的情况下要求更高的智能，次阈值和近阈值计算提供了重要的生命线。然而，在亚阈值和近阈值区域的芯片设计传统上面临着一些主要障碍——仿真模型与硬件的低相关性，对工艺变化的极度敏感，以及对环境变化的极度敏感。”

大多数问题都与转换时间的计算有关。“如果一个细胞正在从0过渡到1，并且你有一个非常尖锐的角度来过渡，那么延迟时间是非常尖锐的，”布兰登·鲍茨(Brandon Bautz)解释说，他是数字和Signoff集团的高级产品管理集团总监节奏．“但当我们处理超低Vdd时，它们会逐渐上升，然后慢慢达到阈值。过渡的尾部变得非常关键。这就是为什么需要SPICE精度延迟计算来处理这些问题。不像20年前，你可以简单地查找延迟。如今，为了获得延迟数，您必须模拟当前行为并捕获细胞与寄生负载的相互作用。任何先进的设计都是如此，但对于超低电压，过渡时间很长，你必须有非常精确的建模。”

图2显示了阈值电压与工作电压的比值。通常V_T比Vdd少了很多，但是当您接近阈值时，甚至到次阈值时，事情就变得更加棘手了。即使您使用的是20nm节点，也必须将其视为高级节点。

图2:超低Vdd技术。来源:节奏

可以节省多少电力?该公司产品营销经理普里扬克•舒克拉(Priyank Shukla)表示:“功率可以被削减到标准设计的五分之一到十五分之一。Synopsys对此．“然而，随着功耗的降低，性能也会下降。如果性能下降得太厉害，完成任务所需的更长时间就会抵消较低的功率，从而导致能量消耗的净增加。”

过去最大的问题之一涉及模型，无论是精度还是技术差异。在阈值电压附近，波形变得非线性，因此有必要更新工具来解释这一点。具有讽刺意味的是，早期的EDA工具只考虑门延迟而忽略了线延迟，因为它们是微不足道的。今天，大部分的延迟来自于处理这个问题的线路和工具。当我们接近阈值时，设备速度变慢，需要考虑到这一点，一些工具可能无法完成任务。

新节点挑战
对于每个新节点，都必须克服额外的挑战。最新的节点基本上已经接近阈值，特别是对于移动领域的公司来说，他们几乎会使用任何技术来降低功耗。

Cadence的Bautz说:“在新技术节点上，设备的阈值越来越接近工作电压。“在高级节点延迟计算中发挥作用的技术，本质上是接近阈值类型的延迟计算。变化真的是我们在建模方面遇到的最大挑战。尽管面临种种挑战，但行业分析接近阈值的硅的能力已成为现实。为了克服这些挑战，从静态定时(STA)的角度来看，我们需要引入新的模型，当然还有新的STA技术，并将大量技术推回到原位和路线上。”

芯片上一些最大的网络与时钟有关。Movellus的Faisal说:“时钟架构师将通过为最坏的角落和最低电压保护时钟和数据路径来防止芯片上的变化。”“然而，设计接近或低于阈值电压需要高级分析。这需要大量的资源，员工资源，以及大量的悲观情绪。在工作电压以下，模型偏离高斯行为，缺乏关键参数，如西格玛值和分布。”

边际经常被用来处理变化。“为了节省电力，有很多高电压_T该公司半导体业务部门应用工程总监Ankur Gupta说:“在这些设计中，电池的使用往往是300+毫伏的阈值电压有限元分析软件．“这让我们坚定地进入了近阈值计算领域，因为你有更低的净空。现在，你被迫将利润率从以前的标准5%降至10%，降至5%以下。”

转换的斜率陡度定义了在1和0之间存在多少余量。斜率越陡，边际越大，这就更容易确保即使有变化，1和0范围也不会一起崩溃。

使用high-V_T晶体管可以通过将1和0的状态移得更远来提供帮助。“如果你可以使用高v_T那么你的整体状态会更好，”鲍茨说。“如果你必须同时满足性能目标，你就会进入低V_T，甚至超低V_T这是你真正能看到最大变化的地方。如果你不是在超阈值状态下工作，我肯定会远离超低v_T或low-V_T细胞。”

变异
当操作接近阈值时，可变性成为一个更大的问题，但这已经成为与所有高级节点相关的问题。“对过程和环境变化的极度敏感是更难以解决的问题，”Ambiq的汉森说。“这些问题不能用一个特殊的晶体管配方，甚至一个神奇的标准细胞库来解决。相反，处理这些极端的敏感性需要一个综合的方法，包括模拟架构、数字架构、时序闭合方法和生产测试方法。”

今天讨论了其中一些问题。Bautz说:“在每个细胞基础上建模变化的需求方面，这个行业确实在发展。”“在静态计时方面，变化建模技术有着悠久的历史。该行业需要一个统计模型来计算变化。这对于高级节点来说是必要的，但我们当时甚至不知道它也非常适用于超低电压分析。这就是自由变分格式(LVF)的由来。LVF模型显著改进了以往的变分模型。一旦我们从时间的角度得到了这一点，我们就可以在STA和位置-路由中建立算法，以支持低压设计的高度可变性质。至少从时间的角度来看，这是过去几年的关键演变，使这种设计风格成为可能。”

分析表明，仅由于全局工艺变化，性能变化就会从标称工作电压下的30% (1.3X)增加约5倍，到400 mV下的400%(5倍)。这并不是变异的唯一来源。电源电压的微小变化很容易使变异性增加2倍。

SiFive的首席工程师和电源架构师Barry Pangrle此前曾表示，“在如此低的电压下运行的另一个挑战是芯片上晶体管本身阈值电压的变化。如果变化足够大，并且电源非常接近标称阈值电压，一些晶体管实际上可能会落入亚阈值范围，对设计的时序产生不利影响。”

自由变分格式的核心是利用矩的变分统计模型。由于分布趋向于不是高斯分布，基于矩的LVF提供了描述这些分布所需的三个新参数。这些是格式的均值偏移、方差和偏度(分别是第一、第二和第三个统计矩)(见图3)。其他的也可以添加:第四个矩是峰度，它处理分布尾部。”

图3:带有前三个矩的非高斯分布。来源:Synopsys对此

这些增强的模型使EDA工具在预测信号延迟和功率时能够更好地考虑实际的变化分布。然而，为了使模型有效，表征必须填充新数据。

其他近阈值问题
虽然这有助于解决时间问题，但那些试图在阈值附近操作设计的人还面临其他问题。罗伯·艾特肯，他是一个手臂接受采访时，他描述了记忆的问题。“由代工提供的存储单元不会在近阈值区域运行。如果你需要它在低电压下工作，你需要一个自定义内存。这是因为位元需要稳定。你要权衡面积、访问时间和稳定性。当你降低六个晶体管位单元的Vdd时，信噪比基本上就会变为零。为了降低到600mV以下，你需要扩大设计，这通常意味着在电池内分离读取和写入功能，这意味着你需要使用8晶体管电池或10晶体管电池。这增加了很多复杂性。大多数人会在更高的电压水平上操作内存，并使用电平转换器。”

Bautz表示同意。“内存仍然是设计中的一个敏感部分，它们通常仍然在更高的功率域运行。话虽如此，我们在描述记忆方面做了很多工作。我们现在有了可以处理这种情况的流，但内存仍然对近阈值设计敏感。”

可变性对时钟树的设计也有重要影响。当你降低电压时，延迟增加，但延迟的可变性增加得更多。当时钟树在标称电压下工作时，延迟可能表现良好，但当电压降低时，变异性增加得更快。这会导致时钟树不平衡。对于接近阈值的设计，您需要保持树更加平衡，处理这个问题的标准技术是添加额外的缓冲区，以确保每个路径中的门元素数量相似。

但还有更聪明的方法。费萨尔说:“时钟建筑师可以使用智能时钟网络来限制时钟网络设计中的悲观主义，而不是倾向于悲观主义。”“智能时钟网络动态补偿过程变化，可以从典型的近阈值设计中去除多达30%的周期时间悲观。随着更多有用的时钟周期数据反馈给设计团队，系统架构师可以自信地实现他们的体系结构目标，并在近阈值设计中对过程变化进行保护。”

对旧节点进行改造
在最新节点上完成的工作直接使旧节点受益。“你现在可以把工作电压提高到晶体管的阈值电压，以节省电力，”Bautz说。“从本质上讲，你现在得到的是一个遗留节点，从延迟计算的角度来看，它表现得像一个非常高级的节点。但从延迟计算的角度来看，这些相同的模型能够承担并实现这种方法。这是我们开始在各种晶圆厂看到的情况，客户试图将阈值电压的极限推到工作电压。”

并不是所有的设计都利用了它。汉森说:“由于解决方案的广度要求，我不希望看到近阈值操作在半导体行业广泛应用。”“然而，这并不意味着这项技术不会产生影响。相反，我预计次阈值和近阈值操作将产生巨大的影响，并在数十亿台设备中发现。”