下一代芯片推出高选择性蚀刻技术

几家蚀刻供应商开始推出下一代选择性蚀刻工具，为新的内存和逻辑设备铺平了道路。

2016年，应用材料公司是第一家推出下一代选择性蚀刻系统(有时被称为高选择性蚀刻)的供应商。现在，Lam Research、TEL和其他公司正在推出具有高选择性蚀刻功能的工具，为3D DRAM和栅极全能晶体管等未来设备做准备。

通过高选择性蚀刻，专门的蚀刻工具在IC生产过程中移除或蚀刻掉微小芯片结构中的材料。此外，这些高选择性的蚀刻工具能够在任何方向(各向同性)去除材料，而不会损坏设备的其他部分。在某些情况下，高选择性蚀刻工具也可以在一个方向(各向异性)去除材料。今天，一些现有的蚀刻工具可以在某种程度上执行选择性蚀刻，但它们的功能有限，无法在高级节点上创建新的设备结构。

图1:从finFET到GAA的过渡驱动临界各向同性选择性腐蚀要求。来源:Lam Research

蚀刻已经使用了几十年，是晶圆厂必不可少的工艺。在一个简单的工艺流程中，系统将二氧化硅材料沉积在晶圆上。然后，光刻系统在晶圆上的每个模具的材料上绘制微小的特征，蚀刻工具在每个模具上删除不需要的材料，以创建各种结构，目标是达到埃级精度(1Å = 0.1nm)。

图2:晶圆厂制模和蚀刻工艺的一般步骤。资料来源:维基百科

基本上，一个先进的蚀刻工具是一个独立的系统与一个室。在操作中，晶圆被插入腔中。在一种蚀刻中，等离子体——一种电离气体——在腔室中产生。“首先，我们制造一种等离子体。电子撞击气体分子。这会产生离子和更多的电子。它们也会产生自由基。在等离子体蚀刻系统中，自由基成为进行化学蚀刻的物质。这些自由基扩散到晶圆表面。它可能和一种物质反应，而不是另一种物质。 Finally, you have an etch. The result is an isotropic process. Given the right chemistry, it can be very highly selective,” explained Chris Mack, CTO of Fractilia, in a video presentation. Basically, a free radical is an atom, molecule or ion.

并非所有芯片工艺都需要高选择性蚀刻。在芯片生产中，许多蚀刻步骤是直接的，并使用现有的蚀刻工具。对于要求更高的芯片工艺，蚀刻供应商提供了涉及更复杂工具的各种选择。高选择性蚀刻就是这样一种选择。使用专有化学物质，具有这些功能的蚀刻工具可以在不修改或去除周围层的情况下去除目标材料。

这个过程类似于原子层蚀刻(ALE)，但它们在许多方面都不同。基本上，ALE在原子尺度上选择性地去除目标材料。“在ALE中，你每次都要移除一个原子层。你可以拥有极致的一致性，而且你不需要移除整片胶片，”TechInsights副董事长丹·哈奇森(Dan Hutcheson)说。“使用选择性蚀刻，你一直在敲打胶片，直到它全部消失。选择性蚀刻的优点是你可以走得更快。关键是你不能破坏它下面或周围的东西。”

选择性蚀刻还涉及其他因素。“根据定义，当你蚀刻时，选择性是你想要删除的东西和你不想删除的东西之间的比率，”哈奇森说。

在一个例子中，芯片制造商在衬底上沉积二氧化硅材料。芯片制造商希望在设备的中间保留部分材料，但希望删除其余部分。为了做到这一点，在中间部分沉积了光刻胶掩膜材料。

在蚀刻过程中，蚀刻剂(等离子体，气体/蒸汽，酸)在腔室轰击晶圆。蚀刻物对掩模材料的反应较慢，但与暴露的二氧化硅反应较快并去除。

选择性是指暴露材料与其下层或暴露材料与邻近材料之间反应活性的差异。根据设备制造商Corial公司的说法，换句话说，选择性是任意两种材料之间的腐蚀速率之比。

选择性蚀刻是指以>1000:1的极选择性去除材料的过程，材料损失很小:<2Å或一层原子。从这个角度来看，正常的蚀刻选择性在20:1的范围内，”公司产品营销总监Ian Latchford说林的研究．

然而，越来越多的应用需要高选择性蚀刻。所有这些都需要专门的、昂贵的、化学成分复杂的选择性蚀刻工具。

腐蚀模式
根据TechInsights的数据，全球蚀刻市场从2020年的140亿美元增长到2021年的199亿美元。据该公司称，蚀刻市场预计在未来五年将以每年7%的速度增长。AMEC，应用材料，日立，Lam, Plasma-Therm和TEL都是蚀刻业务的参与者。

在IC产业的早期，芯片制造商建造自己的设备。根据VLSI Research(现在是TechInsights的一部分)的历史文件，在那些日子里，蚀刻过程是在烟罩下的水槽中进行的。基本上，晶圆片被浸泡在充满化学腐蚀剂的水槽中，然后漂洗。这样就去掉了晶圆上的材料。

20世纪60年代末，一家现已倒闭的芯片制造商Signetics进行了最早的等离子体蚀刻工作。到20世纪70年代，出现了几家商业蚀刻设备供应商。

早期，蚀刻技术演变成两个部分-湿蚀刻和干蚀刻。在一个系统中，湿蚀刻通过将晶圆浸入液体溶液中来去除材料。

干蚀刻是两个市场中较大的一个，被广泛用于当今芯片的生产。干式蚀刻分为三个部分或模式-等离子蚀刻，活性离子蚀刻(RIE)和溅射蚀刻(又称离子束蚀刻)。每种模式用于不同的应用程序。

从技术上讲，选择性蚀刻是一种应用，而不是一个单独的类别。它适合在湿和干蚀刻类别下。在所有情况下，我们的目标都是在晶圆上进行具有良好均匀性的精确蚀刻。

溅射或离子束蚀刻是一种物理过程。在操作中，晶圆被插入到系统中。该工具以加速的速度产生离子，从而去除芯片中的物质。

RIE开发于20世纪70年代，是一种等离子体工艺，广泛应用于今天的芯片中。在操作中，离子在系统中产生，然后轰击晶圆表面。这反过来又会去除芯片中的物质。

与此同时，等离子蚀刻是不同的。“在这个系统中，第一步是创建高密度等离子体，它由许多不同反应性的电子、离子和中性组成，”Imec蚀刻研发工程师Philippe Bézard说。“然后你可以用离子过滤器(想象一个有小孔的板)过滤掉离子，或者用更大的气体压力压在晶圆上，让时间来中和离子。”

剩余的自由基扩散到晶圆表面的顶部，然后被吸收。Bézard表示:“来自底物的原子和气相的其他分子之间会发生反应，形成挥发性分子。”

每种蚀刻模式都有不同的属性，如选择性和方向性。方向性包括各向异性蚀刻和各向同性蚀刻。

Fractilia的Mack解释说:“(在溅射蚀刻中)，我们可以获得高各向异性，但不能获得高选择性。”RIE可以产生良好的选择性、高各向异性和中等的蚀刻速率。有时候很难控制。”

有时，芯片制造商需要更多的单向和选择性蚀刻。这就是等离子蚀刻的用武之地。“一般来说，这个过程是各向同性的，具有潜在的高选择性，”Mack说。“为了获得更多的选择性，我们需要化学反应。”

图3:各向同性或多向蚀刻(上)vs.各向异性或定向蚀刻(下)来源:维基百科

ALE vs.选择性蚀刻
许多先进的芯片都需要高选择性的蚀刻。多年来，半导体行业为存储器和逻辑开发了新的复杂设备。

从2011年开始，一些代工供应商开始提供使用最先进技术的先进工艺finFET晶体管。IC供应商已经围绕finfet开发了芯片。如今，代工客户在16nm/14nm、7nm和5nm工艺节点上使用finfet来运输芯片。3nm finfet正在研发中。

此外，在3nm和/或2nm，一些代工厂将迁移到gate-all-around(GAA)，这是比finfet消耗更少能量的更快的晶体管。但GAA fet也更昂贵，更难制造。

与此同时，存储器制造商正在开发更先进的3D NAND、dram和各种新一代存储器类型。

这些设备为设备制造商带来了重大的制造挑战，这正在影响更先进工艺和工具的发展。芯片制造商正在使用先进的晶体管和最新的dram极端的紫外线(EUV)光刻，一种13.5nm波长系统，用于在芯片中绘制微小特征。

沉积和蚀刻工具的供应商也面临着一些挑战。“有很多流程上的挑战，”该公司高级技术人员罗伯特•克拉克(Robert Clark)表示电话在最近的IEDM会议上的一次演讲中，他说。“每一代都会导致我们不得不应对越来越高的纵横比。这就产生了各种蚀刻问题。你在取证方面也有问题。你的证词中有重合，空洞和接缝。蚀刻过程中会出现弯曲、弯曲、加载和选择性问题。”

幸运的是，蚀刻供应商已经开发了一些新的能力来解决这些挑战。ALE和高选择性蚀刻是其中的创新。

经过多年的研发，蚀刻供应商在2010年代中期引入了ALE工艺。ALE在原子尺度上选择性地去除目标材料。

在ALE的一个例子中，晶圆位于ALE系统的腔室中。第一步是向腔内的硅表面注入氯气。氯分子在表面被吸收，从而修饰了表面。然后，氩气离子注入腔室，轰击表面并去除改性层。

有两种类型的ale -等离子体和热。正在生产的等离子体ALE可以实现各向异性蚀刻。目前仍在生根的热ALE技术利用热反应进行各向同性蚀刻。

Imec的Bézard表示:“等离子体或热ALE更多的是对蚀刻前沿的极端控制，而不是整体选择性。”“有时它比传统的等离子蚀刻更好，有时它更糟糕。但选择性远远低于高选择性蚀刻的要求和实现。”

此外，ALE速度较慢，各向同性能力有限。在某些情况下，ALE可以对结构造成最小的破坏。

高选择性蚀刻则不同。“高选择性蚀刻本身就是一种蚀刻方法。Imec的Bézard说:“高选择性蚀刻是一种技术，它使选择性成为最重要的规范。”

多年来，选择性蚀刻技术一直被应用于芯片生产，但其技术水平有限。Lam的Latchford说:“在引入早期的选择性蚀刻系统之前，想要进行各向同性蚀刻的芯片制造商会使用湿法蚀刻。”“但湿蚀刻技术在精度、控制和材料方面都非常有限，根本无法创造出芯片制造商继续向更小节点发展所需的新设备结构。”

随着时间的推移，该行业开发了使用干式蚀刻的选择性蚀刻工艺。今天，Applied、Lam、TEL等公司提供了具有下一代选择性蚀刻功能的工具。供应商为相同的进程使用不同的名称。有些人称之为极端选择性蚀刻，高选择性蚀刻，或精密选择性蚀刻。但他们都使用专用的室来实现高选择性蚀刻使用专有的化学物质。腔室安装在标准蚀刻平台上。

对于其选择性蚀刻系统，应用材料公司采用两步方法来实现各向同性蚀刻。首先，表面处理。然后生成自由基，从而去除目标物质。

“激进的方法给出了极高的选择性。它可以蚀刻一种材料，而不接触另一种材料的表面，”应用材料公司副总裁乌代·米特拉在2017年的一次采访中解释道。

与此同时，Lam最近推出了三种选择性蚀刻产品——argos, Prevos和Selis。Prevos采用新型化学材料，为氧化物、硅和金属提供选择性蚀刻。Selis采用自由基和热腐蚀能力进行选择性腐蚀。Argos选择性地修饰和净化晶圆表面。

高选择性蚀刻可用于存储器和逻辑器件的各向异性或各向同性应用。每个应用程序也可以有不同的选择性。

“这完全取决于所使用的蚀刻的应用和类型，”Imec的Bézard说，“对于等离子蚀刻，不同聚合物之间的50:1选择性被认为是很高的。通常小于10:1。例如，当使用循环工艺(通常为>300:1)蚀刻硅对氧化物的选择性时，这将被认为是非常低的。”

无论应用程序如何，所有流程都具有挑战性。“有一种通用蚀刻，它有一定的选择性。然后，当你进行选择性蚀刻时，你谈论的是多个数量级的更大的选择性，”TechInsights的Hutcheson说。“当你进行纯选择性蚀刻时，它更接近纯化学过程。但现在你必须弄清楚如何让化学反应起作用。你想要过度蚀刻一点，这样你就可以确保你清除了所有的材料。但你不能走得太远，否则你会开始移除底层的物质。你越能提高选择性，就越能确保在300mm晶圆上有均匀的蚀刻。我们要处理的是埃，我们的精度是在300mm的水面上。精确度是惊人的。”

应用程序
高选择性蚀刻有几种应用。例如，使用各向异性高选择性蚀刻形成自对准触点。在芯片中，触点是连接晶体管和设备中第一层铜互连的微小结构。

与此同时，在2020年，TEL和Imec发表了一篇关于用于硅切边应用的各向同性无等离子体工艺的论文。基本上，蚀刻工具修剪薄膜或材料，以形成所需的结构形状。该工艺可用于finfet和GAA。

其它选择性蚀刻工艺也用于GAA。在3nm和/或2nm工艺节点上，领先的晶圆代工厂及其客户最终将迁移到称为a的GAA晶体管类型nanosheet场效应晶体管．纳米片FET是一种经过90度旋转的finFET，其结果是水平堆叠的鳍片，每个鳍片之间都有垂直的栅极材料，每个鳍片类似于薄片，是一个通道。

为了在晶圆厂中制造纳米片，外延工具在衬底上沉积超薄的硅锗(SiGe)和硅交替层，形成超晶格结构。这种结构可能有三层、五层或更多层的每种材料。

微小的垂直翅片被刻蚀在超晶格结构中。然后，形成内部间隔。为此，超晶格结构中SiGe层的外部部分被凹进去，然后被介电材料填充。

过程控制解决方案总监Andrew Cross表示:“内部间隔模块提供了有效的栅极长度控制，并将栅极与源/漏epi隔离心理契约．在内部隔层形成的每个步骤中，精确控制压痕和最终隔层凹窝的形状和CD对于确保正确的设备性能至关重要。”

接下来，形成源/排泄。然后，超晶格结构中的SiGe层被移除，留下构成通道的硅基层或薄片。

“通道释放需要单独控制板的高度、角侵蚀和通道弯曲，”Scott Hoover说上的创新．

最后，通过沉积高k电介质和金属栅极材料形成栅极。每个步骤都有一些挑战，特别是内部间隔和通道释放过程。

IBM研究院的高级技术人员Nicolas Loubet说:“对于纳米片器件制造中的每一个关键步骤，关键是采用高选择性气相蚀刻工艺。”“关于通道释放，需要高>150:1 SiGe与Si蚀刻选择性来防止纳米片硅通道损失，这可能导致迁移率退化，高通道电阻和具有不同纳米片宽度的器件之间的巨大变异性。蚀刻过程还需要在可控的蚀刻速率下，在小空腔中完全蚀刻SiGe，并且不应该变得自我限制。”

在最近的一篇论文中，IBM和TEL展示了一种使用新型化学物质的GAA横向干蚀刻技术，实现了>150:1的选择性。

与此同时，Lam还开发了GAA内部间隔和释放步骤的高选择性蚀刻工艺。例如，对于通道休息步骤，Lam结合了其新的Prevos和Selos工具。

“在GAA结构中，只有SiGe材料层被移除，而器件的所有其他部分相对未受影响。有了这种能力，芯片制造商可以雕刻出需要埃级精度的纳米级特征，以避免在蚀刻过程中移除、修改或损坏其他关键材料层。”

无论工具供应商如何，这都是一个困难的过程。Imec的Bézard网站说:“挑战并不在于找到化学物质。“它对每个纳米片的选择性也完全相同，因为底部的纳米片会比顶部的纳米片看到更多的蚀刻气体与基板的相互作用。所以你可以有非常局部的差异。这就是我们需要魔法的地方。我们需要确保每个纳米片都能看到与其他纳米片相同的东西。”

图4:Lam的Selis-Prevos系统在纳米片fet和其他工艺中蚀刻SiGe/Si堆栈。来源:Lam Research

未来的设备
高选择性蚀刻也需要未来的设备，如互补的场效应晶体管(CFETs)是一种三维堆叠逻辑器件。CFETs目前处于研发阶段。

内存是另一个应用。今天，内存制造商正在推进DRAM扩展的下一个阶段，但随着技术接近物理极限，他们面临着几个挑战。

作为回应，内存制造商正在研究3D dram，它在许多方面类似于3D NAND。3D dram距离量产还有几年的时间。Lam的Latchford表示:“在3D DRAM中，巨大的设计改变解决了平面设计中面临的许多缩放问题，同时也产生了对横向选择性蚀刻的巨大需求。”

结论
可以肯定的是，该行业正在研发一系列未来的设备。芯片制造商在一些领域需要更先进的工具，如沉积、检测、光刻和计量。

高选择性蚀刻是工具组合的重要补充。“这些解决方案使芯片制造商能够创造出越来越强大和复杂的芯片，可以支持计算和性能密集型技术，如自动驾驶汽车、先进的数字医疗保健和即将到来的元宇宙，”Latchford说。

有关的故事
原子层蚀刻扩展到新的市场
下一代蚀刻方法是必要和成熟的，但它仍然缓慢。

3nm/2nm新晶体管结构
栅极全能fet将取代finfet，但过渡将是昂贵和困难的。

晶体管在3nm达到临界点
在这十年中，纳米片是最有可能的选择，CFETs和其他奇异结构可能在那之后出现。