铁电记忆:中间地带

的第一篇文章在本系列中，考虑使用铁电体来改善逻辑晶体管的亚阈值摆动行为。铁电体在逻辑应用中的前景尚不确定，但铁电存储器具有明显的优势。

两种最常见的商业记忆位于光谱的两端。DRAM速度很快，但需要恒定的功率来维护其信息。闪存是非易失性的，对于长期大容量存储来说足够稳定，但速度不是特别快。铁电存储器介于两者之间，并有可能提供必要的中间步骤。

铁电畴的极化变化非常快，在没有电力的情况下，极化即使没有几十年也能保持稳定。随着系统设计人员寻求操作越来越大的数据集，同时降低功耗，铁电存储器可能是解决方案的一部分。

但哪种铁电存储器尚不清楚。这个术语实际上至少包含了三种不同的技术。它们都依赖于铁电材料的极化行为，但它们以不同的方式利用这些材料。虽然它们在结构上相似，但它们依赖于不同的物理结构，并具有不同的材料要求。对于一种设计来说是理想的铁电性可能对其他设计来说是完全错误的。

FeRAM
最简单的铁电存储器设计，FeRAM，将金属/铁电/金属电容器集成到BEOL工艺中，在每个单元下面放置一个传统的MOSFET。为了存储数据，电场在P-和P+极化状态之间切换电容器。不幸的是，读取极化值是一个破坏性的操作，之后必须重写细胞，正如罗彻斯特理工学院的邓山(Shan Deng)及其同事在2021年glssvlsi会议[1]上发表的工作中解释的那样。因此，商业FeRAM应用需要异常高的续航时间，超过10⁴周期。

基于锆掺杂HfO的记忆₂电容器很有吸引力，因为它们与现有的CMOS制造工艺兼容，但设计集成仍然具有挑战性。为了逻辑兼容性，设计人员希望将写入电压降低到1.5V以下。然而，可靠的写操作需要比矫顽力场(E_c)需要改变铁电极化。

邓解释说，理想的FeRAM材料应该有一个E_c约0.5 MV/cm。氧化铪的矫顽力场在1 ~ 1.5 MV/cm之间，因此需要更高的写入电压。同时，FeRAM的感觉边缘与材料中的剩余极化成正比。具有高残余极化和低E的材料_c尚不可用。

铁电开关所需的高磁场也会影响器件的长期可靠性。在沉积过程中，一个界面层-被认为是金属氧化物-形成铁电和金属电容器板之间。它似乎可以钝化两种材料，并促进界面的结合。根据德累斯顿工业大学的Ruben Alcala及其同事在12月的IEEE电子设备会议[2]上发表的工作，开关场和铁电偶极子本身都可以降低该界面层，影响极化保持和循环耐力。随着循环次数的增加，残余极化减少，感觉边缘逐渐变差。随着时间的推移，带电氧空位在铁电材料中建立了内部电场。这个场会在存储器上“刻印”，因此一个极化状态是首选的。为了克服印迹，成功开关所需的峰值场增加。

铁电隧道结
第二种类型的铁电存储器，铁电隧道结，利用极化来调节结的隧道势垒，从而调节其电阻。邓说，降低铁电层的厚度增加了隧穿概率，但也降低了开/关电流比。增加极化电荷有助于增加开电流和提高开/关比。

在FeRAMs中，去极化场的存在是不可取的，减少了保留时间。然而，在ftj中，去极化场是必要的，以确保“开”和“关”状态具有不同的势垒高度。

FeFET的记忆
铁电存储器的第三种方法是基于铁电晶体管(FeFETs)。fefet将铁电体与常规电介质串联在一起，中间有或没有金属层。阈值电压取决于铁电体的极化状态。内存窗口是V的差值_tlo和V_这值。

研究人员展示了两种可能的器件结构——金属/铁电/金属/绝缘体/半导体(MFMIS)和金属/铁电/绝缘体/半导体(MFIS)。在这两种情况下，面积比A_菲/一个_{金属氧化物半导体}是一个关键参数，新加坡国立大学的王晓林和他的同事在IEDM[3]上报告说。当这个比值减小时——例如铁电面积减小而MOS面积保持不变——内存窗口增大。

图1:FeFET存储器的内存窗口与面积比。资料来源:新加坡大学/IEDM

在结构上，FeFET存储器与铁电逻辑晶体管．在这两种应用中，铁电极化状态之间的切换导致传递到底层MOSFET的电压突然尖峰。FeFET逻辑器件依赖于这种“负电容”瞬态来实现陡的亚阈值摆动，因此通常被描述为ncfet。

不幸的是，与铁电开关相关的电压尖峰也会引起缺陷和电荷俘获。在FeRAMs中，如前所述，高剩余极化是可取的，因为它增加了感觉边缘。然而，在FeFET存储器中，不完全开关会导致器件阈值电压的变化，需要更大的脉冲来确保成功写入。邓说，减少FeFET存储器中的剩余极化可以减少压力。

随着商用FeFET存储器潜在市场的出现，研究人员需要更详细地分析陷阱、缺陷产生和器件可靠性。据北京大学的蔡濮阳及其同事介绍，[4]这两种主要的降解机制似乎与V的增加有关_tlo．一方面，增加V_tlo减小V的差值_tlo和V_这，因此是内存窗口。增加V_tlo还引入了“写后读”延迟——定义为成功写入后才能读取内存值的延迟——因为打开状态阻力增加了。

蔡普阳的研究小组发现了两种不同的潜在诱捕机制。A型圈闭出现在靠近通道的界面层，先增加后稳定。它们似乎是造成读后写延迟的原因。在HZO层内的B型陷阱似乎不断增加，并与内存窗口退化有关。北京大学的另一个小组在周悦佳及其同事[5]的报告中表明，金属/铁电夹层中的电场密度在缺陷生成中起着关键作用。高的层间场在铁电层中产生陷阱。台积电的研究人员特别指出，铁电中的氧空位导致了泄漏和铁电击穿[6]。在他们的工作中，优化铁电沉积条件降低了粗糙度，导致更一致的层间成分。为了减少层间场，周悦佳的团队提出了铝掺杂，而不是锆掺杂。HAO似乎比HZO具有更低的极化势垒，因此具有更低的矫顽力场。

总的来说，铁电存储器的未来是光明的。尽管耐久性和可靠性有待提高，但这些问题似乎与工艺和设计优化有关，而不是材料的基本物理特性。

本系列的最后一期文章将进一步展望铁电体与二维半导体的连接应用。

参考文献
1.邓等人，“铁电存储器件及可靠性感知设计优化概述”。在大湖区VLSI 2021研讨会(glslsi ' 21)上，2021年6月22-25日，虚拟事件，美国。ACM，美国纽约，https://doi.org/10.1145/3453688.3461743
2.R. Alcala等，“界面动力学对BEOL集成铁电HfO2电容器可靠性性能的作用”，IEDM 2022，论文32.8。
3.王晓林等，“金属-铁电-金属-绝缘体半导体结构中极化开关、电荷俘获和软击穿的相互作用:实验与建模”，IEDM 2022年论文13.3。
4.Puyang Cai等，“双极脉冲循环中基于高频的FeFET可靠性的深入理解:写入后读写延迟和内存窗口退化的陷阱分析”，IEDM 2022论文32.2。
5.周跃佳等，“高耐久FeFET的铁电和层间协同优化”，中国机械工程学报，2022，论文6.2。
6.J. H. Lee等人，“针对HfZrO基铁电器件延长寿命的缺陷工程研究”，IEDM 2022年论文32.6。