中文 英语
Derong严

Derong严

(所有的帖子)
严德荣是西门子EDA的Calibre设计解决方案部门的首席产品工程师，该部门是西门子数字工业解决方案的一部分。他的主要工作是Calibre PERC可靠性平台和可靠性验证策略。专业领域包括SoC物理设计和验证，可靠性验证和设计自动化。在加入西门子之前，他曾在多家半导体公司工作。他持有阿尔伯塔大学材料工程博士学位，并获得上海交通大学理学硕士和理学学士学位。

作者最新文章

您是否重视您的ESD设计窗口?
通过Derong严- 2022年11月10日-评论:0

由于晶体管尺寸和氧化层厚度的不断缩小，集成电路(IC)芯片设计中的静电放电(ESD)问题在先进的半导体工艺节点上变得更加关键。有许多ESD设计规则和流程供设计人员检查常见的ESD问题，例如ESD保护器件是否存在的拓扑检查、电流密度(CD)检查……»了解更多

最短路径欺骗
通过Derong严- 2021年9月9日-评论

在集成电路(IC)芯片的制造、组装和使用过程中，如果不对集成电路进行保护，积存的静电会产生ESD (electrostatic discharge)，从而损坏集成电路。为了防止这种损坏，ESD保护装置被设计到电路中，这样它们将创建一个低阻抗路径，通过转移过量的电流来限制峰值电压和电流。»了解更多

你的ESD防护有多强?你确定吗?
通过Derong严- 2018年2月8日-评论:0

静电放电(ESD)保护在先进节点上是至关重要的，以保护设计免受晶体管尺寸缩小和氧化层厚度加剧的影响。另一方面，由于片上系统(soc)的芯片尺寸越来越大，它们可以容纳的晶体管数量越来越多，因此ESD保护检查正在消耗更多的运行时和内存。设计师们正面临越来越多的……»了解更多

  • 赞助商

关于

导航

与我们联系

版权所有©2013-2023 SMG |服务条款|隐私政策
Baidu