如何确定合适的静电放电稳健性要求。
对ESD事件的保护(通常称为ESD鲁棒性)是集成电路(IC)设计和验证的一个极其重要的方面，包括2.5/3D设计。ESD事件由于两个带电物体之间突然和意外的电流流动而对ic造成严重损坏。这种电流可能是由接触、短路或介电击穿引起的，这三个主要事件模型是:
无论是什么原因，所有的ESD事件都可能导致金属熔化、结击穿或氧化物失效。如果预防不当，静电放电在生产或使用的任何阶段都可能损坏电子元件。ESD事件通常会导致ic过早失效，或以低于设计的功能运行，这两种情况都不利于市场声誉!
如何保护我的集成电路免受ESD事件的影响?
为了避免或减轻ESD损伤，采用了多种防护方案[1,2]。设计人员必须在原理图(设计周期的早期)和布局上添加适当的ESD保护方案。在制造之前检查这些ESD保护电路对于可靠的设计是必不可少的。设计规则手册中包含ESD设计规则，从拓扑角度验证是否具有适当的ESD保护。
2.5D/3D ic的ESD保护与2D ic的ESD保护真的有什么不同吗?
是也不是。首先，让我们看看2.5/3D IC结构。2.5D/3D集成电路已经发展成为许多设计和集成挑战的创新解决方案。如图1所示，2.5D ic有多个晶片并排放置在无源硅中间片上。插入物放置在球栅阵列(BGA)有机衬底上。微凸点将每个芯片连接到插入体上，而倒装芯片(C4)凸点将插入体连接到BGA衬底上。在3D集成电路中，模具是相互安装在一起的。硅通孔(tsv)用于模具之间的通信以及与衬底的通信。
图1:2.5D与3D IC设计。
在2D集成电路中，所有的衬垫都充当IO接口，通过封装引脚与外界通信。由于在2.5D和3D集成中有多个模具，一些衬垫用于通过微凸点、tsv和插入器在模具之间通信信号，根本不与外部世界通信(图2)。2.5D/3D IC中的这个关键区别要求我们将这两类衬垫区分开来，将它们分类为连接外部世界的外部IOs或只连接2.5/3D IC封装内的内部IOs。
图2:外部IOs与内部IOs。
为什么这很重要?这种分类对于ESD保护至关重要，因为外部IOs连接到封装引脚，比内部IOs[3]面临更多的ESD事件。与2D ic类似，外部和内部IOs都受到HBM和CDM ESD事件的影响。不过，内部IOs系统受这些事件的影响不会那么严重。这种差异意味着设计师可以在IOs内部使用更小的ESD保护电路，从而在不牺牲任何ESD健壮性的情况下，大大节省了芯片面积和成本。
简而言之，ESD保护电路设计并没有什么不同，但如何将其应用于2.5/3D IC对最终结果非常重要。
如果保护电路相同，那么在2.5D/3D ic中自动化ESD验证的挑战是什么?
在2.5D/3D ic中实现自动化ESD验证存在许多挑战。电子设计自动化(EDA)工具供应商必须能够提供解决方案，解决以下几点总结的问题[4]:
那么，是否有针对2.5D和3D ic的自动ESD验证方法?
我们制定了一套系统的方法来验证2.5D和3D IC在装配级、模具级和完整的2.5D/3D IC设计级别[5]的ESD鲁棒性，如图3所示。该方法需要以下元素:ESD约束、组装布局、模具布局、寄生电阻规则组以及布局与原理图(LVS)规则组。在西门子，我们使用Calibre PERC可靠性平台[6]实现了这种方法。
图3:ESD验证方法。
第一阶段从组件布局中提取相关的ESD数据，以捕获插入体/接口的效果。这一阶段包括以下步骤:
第二阶段从模具布局中提取相关的ESD数据。每个模具都必须重复这一过程，因为模具可以设计在不同的技术节点上，并使用不同的铸造厂制造。这些步骤包括:
第三阶段通过合并前几个阶段的数据，在完整的2.5/3D IC设计级别上执行ESD验证，在完整的设计上运行结构ESD检查，以报告缺少或不正确的ESD保护电路，并计算所有正确的保护电路的总P2P，以确定它们是否足够。
确切地说，这种方法是如何检查适当的ESD保护方案的?
装配级(即中间体/接口)和所有模具的布局网表分别可从装配级和模具级分析中执行的布局提取中获得。完整的2.5D/3D IC网络列表是通过将所有这些网络列表组合在一个网络列表中生成的，这使得结构ESD检查能够在完整的2.5D/3D IC设计级别上运行。
有三种类型的保护方案:外部IOs的ESD、内部IOs的ESD和供电的ESD。所有ESD检查的目的是基于每个类别的用户定义结构来识别缺失/错误/正确的保护方案。表1列出了针对每种IO类型和ESD保护方案可执行的ESD检查。
表1:静电保护检查
设计人员应该注意的一个结果是将外部IO ESD电路用于内部IO。虽然外部IO保护方案是一种正确的ESD保护方法，但它会导致不必要的ESD保护。由于内部IOs通常比外部IOs更少面临ESD事件，因此通常可以使用比外部IOs所需的尺寸更小的ESD设备来充分保护它们，从而节省最终的产品面积。
对于缺少/错误的ESD保护方案，有问题的外部IOs和内部IOs将被报告为违规，可以对其结果进行调试。对于正确的ESD保护方案，报告相关的外部和内部IOs仅供参考，以帮助调试。在ESD保护方案正确的情况下，通过计算每条正确保护路由的P2P寄生总电阻，并检查电流密度，验证路由是否能够处理ESD事件。
这种方法在现实世界中有效吗?
我们在一个有五个模具的设计上测试了这种验证方法:四个随机访问存储器(RAM)模具和一个控制器模具(图4)。外部和内部的IOs故意设计了缺失、错误或正确的ESD保护结构。该方法正确地识别了所有预期的违规，使设计人员能够快速识别并应用正确的修复。
无花果。4:设计五个模具(左)和一个RAM模具(右)的装配布局。
你能给我们总结一下吗?
从ESD验证的角度来看，不应将2.5D/3D ic视为连接在一起的一组独立的2D ic。在这些设计中，ESD器件可以跨越多个模具，必须组合起来进行正确的评估。您还应该针对不同的IO类型对ESD事件进行分类—内部IOs面临的ESD事件比外部IOs要少，因此确定这些内部IOs在2.5D/3D IC中的位置可以让您放置适当的更小的ESD保护电路，以避免浪费芯片区域。虽然为2.5/3D IC确保足够的ESD保护包含许多必须仔细管理的任务，但实现像这样的自动化ESD验证方法可以更容易地确保准确和一致的ESD保护。
参考文献
|
|
|
|
|
|
|
|
留下回复