中文 英语

标签:防静电保护

通过行业标准检查确保ESD保护验证
通过马克陶菲克- 2022年12月21日-意见:0

电子设计自动化(EDA)静电放电(ESD)防护的验证是一项复杂的任务。不同的集成电路设计公司使用不同的ESD防护方法、不同的设计流程和不同的验证工具。为了建立一个一致和全面的ESD EDA验证流程，ESD协会(ESDA)提供了ESD遵从性建议。»阅读更多

你是否注意到你的ESD设计窗口?
通过Derong严- 2022年11月10日-评论:0

由于晶体管尺寸和氧化层厚度的不断缩小，集成电路(IC)芯片设计中的静电放电(ESD)问题在先进的半导体工艺节点上变得更加关键。有许多ESD设计规则和流程，设计人员检查常见的ESD问题，如拓扑检查是否存在ESD保护器件，电流密度(CD)检查…»阅读更多

2.5/3D IC可靠性验证取得了长足进展
通过蒂娜Medhat- 2022年8月1日-评论:0

2.5D/3D集成电路(IC)已经发展成为许多IC设计和集成挑战的创新解决方案。如图1所示，2.5D ic有多个晶片并排放置在无源硅中间片上。插入物放置在球栅阵列(BGA)有机衬底上。微凸点连接每个die到interposer，和倒装芯片(C4)凸点连接interposer到…»阅读更多

利用基于坐标的P2P和CD校验增强IC可靠性设计验证
通过西门子EDA- 2022年6月23日-评论:0

Calibre PERC可靠性平台提供基于协调的P2P和CD检查，可快速验证ESD保护和其他IC可靠性问题的早期设计。使用基于坐标的检查可以最大限度地减少所需的规则甲板编码量，使设计团队能够非常快速地开始Calibre PERC P2P/CD验证，并轻松地理解和调试结果。因为P2P/CD ch…»阅读更多

一种基于多刺激的ESD设计验证仿真方法
通过技术文件链接- 2021年11月12日-意见:0

摘要:“本文分析了使用真实HBM ESD波形作为刺激的HBM电击和使用方波TLP脉冲序列作为刺激的TLP测试的TCAD ESD模拟。结论是，单独使用HBM波形或TLP脉冲串进行TCAD ESD模拟是不够的。我们引入了一种新的混合模式仿真流，使用HBM和TLP刺激组合来实现ESD设计。»阅读更多

我们能有效地自动化2.5/3D IC ESD防护验证吗?
通过蒂娜Medhat- 2021年9月23日-评论:0

对ESD事件的保护(通常称为ESD鲁棒性)是集成电路(IC)设计和验证的一个极其重要的方面，包括2.5/3D设计。ESD事件由于两个带电物体之间突然和意外的电流流动而对ic造成严重损坏。这种电流可能是由接触、短路或介电损伤引起的。»阅读更多

你的防静电措施有多可靠?你确定吗?
通过Derong严- 2018年2月8日-评论:0

静电放电(ESD)保护在高级节点中是至关重要的，以保护设计免受晶体管尺寸和氧化层厚度缩小所加剧的影响。另一方面，由于片上系统(soc)的芯片尺寸和晶体管数量不断增加，ESD保护检查正在消耗更多的运行时间和内存。设计师们正面临着越来越多的…»阅读更多

电网分析在20nm加热
通过安Mutschler- 2013年9月12日-评论:0

在互联网上简单搜索“电网分析”一词，大部分结果都是学术来源。然而，考虑到平面或finFET在20nm及以下的物理特性，电网将受到重大影响。总的来说，从28nm迁移到20,16或14 nm有许多技术影响，以及进一步的影响。»阅读更多

危险的电力
通过安Mutschler- 2013年4月11日-评论:0

在现代，电和空气一样不可或缺，但过多的电对汽车和航空航天应用来说可能是一件坏事——尤其是当它以静电放电(ESD)的形式出现时。随着芯片发展到28nm、20nm和16nm，由于多种原因，静电放电的设计窗口正在缩小，副总裁兼高级产品战略总监Norman Chang解释道。»阅读更多

  • 赞助商

关于

导航

与我们联系

版权所有©2013-2023 SMG |服务条款|隐私政策
Baidu