挑战成长为倒装芯片创建小疙瘩

新的凹凸结构正在开发,使包装在倒装芯片互连密度更高,但他们是复杂的,昂贵的,越来越难以生产。

产品具有高针数,倒装芯片[1]包一直是一个受欢迎的选择,因为他们利用整个死互连。使用的技术自1970年代以来,从IBM的C4(控制芯片连接崩溃),但它确实在1990年代得到了广泛的应用。

从那时起,撞技术已经进化到处理内存所需的功率和信号连接密度增加,高性能计算和移动计算设备。会议需求需要新的互连技术,使小撞球,目前在生产。

认为随着时间的推移,倒装芯片互连的发展路线图从无铅疙瘩铜柱,然后铜microbumps。距大小继续萎缩,进而创造了对碰撞和焊接制造的挑战。

图1:倒装芯片技术范围。来源:a . Meixner /半导体工程

图2:倒装芯片组件。来源:维基百科

“在倒装芯片领域- 250微米音高和下面——它最初铅疙瘩,和一个大的举措就是将无铅。但当你开始达到或低于100微米,你开始看到更多的铜柱,尽管有一个重叠我们看到铜柱子到250微米,”杰夫Schaefer说,高级工艺工程师Promex行业。“250 -微米,我们看到肿块大小或铜柱直径130微米。一旦我们得到在100微米,是80 -微米直径。我见过最小的是62.5微米的球场40微米支柱。我希望很快开始看到50 -分米球场。”

基本的倒装芯片电路制造过程开始后,当金属垫模表面上创建连接到I / o。接下来是晶片碰撞,锡球沉积在每个垫。然后丁晶片,这些模具翻转和定位焊球结合底物垫。焊料球然后融化/第2,通常使用热空气,装死是underfilled电绝缘胶,通常使用毛细管作用。[1]

图3:倒装芯片制造过程。资料来源:维基百科

搬到一个铜柱或microbump需要光刻技术来创建这些结构。

“铜柱通常是低于130µm沥青使用,因为不是一个圆形焊接凸点,铜柱主要是铜柱焊上,”道格·斯科特说,高级副总裁晶圆级别包装安靠。“这允许将铜柱的疙瘩放在靠近没有风险在组装回流焊锡连接在一起——一般来说,25 ~ 40µm铜+ ~µm。”

有不同的主题。“Microbump,这是一种常见的术语,你有一个silicon-to-silicon之间的互连,略有不同,因为CTE(热膨胀系数)通常是相同的,”马克·戈贝尔说高级工程/技术营销主管日月光半导体集团。“一些用于铜柱的一般设计规则是相同的,但平坦的表面形貌和低压力关节允许使用未充满的灵活性。这也可以推动个人撞球场。今天,35µm撞球场全套设备是可能的,由于前面提到的路由问题,wafer-level或fab-level路由使用的。”

异构集成路线图[2]描述了包装的所有方面,包括从wire-bonds die-to-substrate互联在矽通过。倒装芯片包die-to-substrate互联,底物再分配领域,substrate-to-board互联在制造业中发挥作用限制。

图4:倒装芯片封装的概念图。来源:a . Meixner /半导体工程

第八章的异构集成路线图[3]文档当前和预计的包装技术场地的景观。每个倒装芯片互连技术的最小间距表1中捕获分段8.7(41页)。

相应的表为衬底互连(部分连接包板)的8.8节中被发现(43页)。

每次改变互连技术新工艺及其限制,推动创新,收益管理,缺陷检查。

碰撞技术的限制
碰撞技术是通过测量间距、大小、高度、电气和机械性能。热考虑根据不同材料的CTE不匹配。弯曲是一个关心更大的死亡和晶片,这是加剧了研磨晶片之前死的高度。

“有很多司机距限制为每个类型的互连,“日月光半导体的格柏说。“从传统焊锡凹凸倒装芯片互连,音高能力崩溃是由高度未充满,捕获跟踪路由、垫距捕获bump-to-bump垫距短的风险和其他几个音调相关的敏感性。pre-mounted凹凸高度定义了高度,但像IBM定义了C4术语-崩溃控制芯片连接的直径焊接凸点和捕获垫大小将决定互连的“崩溃或最终的高度”。这是使用焊料的主要pitch-limiting因素有关。”

凹凸高度是由设计决定的,而且处理的选择。

”标准镀和铜焊料支柱疙瘩,预装凸起高度通常大约70µm 75µm,组装后与倒塌凸起高度~ 50µm允许x, y, z的空间填充不足流之间的疙瘩。镀Microbumps凸起高度很低,会涉及更少锡。具体来说,microbumps可以少于10µm高减少铜和锡的高度取决于音高和需要,”公司的斯科特说。“标准镀一般用于焊料球从130年µm 250µm。低于130µm,没有足够的x - y之间的空间疙瘩当从70µm预装凹凸高度。”

创造比焊料铜柱子需要更多的处理步骤。

“当我们转换到die-to-die世界技术是不同的,因为现在你处理晶片和土绿磷铝石衬底太好而死。首先创建铜柱,在最初的晶片,得到锡或铜柱撞下首先有一个金属(UBM)。有点帽在开幕式下降到硅。然后我们建立一个铜核心的,然后把锡帽。然后接收晶片,它们看起来像他们有UBM垫,通常有一些镀镍金型很好,很原始,”解释Promex Schaefer产业”。所以有轻微压痕像基质层,你有一个轻微的挤压。我们发现我们可以实际上他们湿没有焊料焊垫。这是他们是如何设计和建造。它几乎就像一个焊垫,因为它是一个小圆顶而不是试图在一个洞。”

“铜柱,它包含一个铜和锡帽尖,铜柱高度可以定义一个或多个photo-resist层厚度的限制和减少螺距,长宽比的铜柱高度距成为限制以及抵抗材料和照片成像工具功能,“格柏说。“二次限制铜柱底物设计规则使用互连。微细> 110节,2的主要方法是使用——机器人跟踪(债券)或等——嵌入式跟踪,铜焊帽的支柱之上跟踪,而不是传统的捕获垫。铜柱尺寸和形状,包括上面的限制,可以提供一个限制功能和路线图继续缩小的音高。这些限制是由于中间路线痕迹的能力衬底上的支柱。新技术可用,如wafer-level RDL,互连路线图将进一步推动,但仍局限在高/宽高比等制造过程填充不足。”

其他人认为未充满的过程带来的挑战。“当你得到更好的小疙瘩,他们变短。现在变得很难找到下面填充不足。下填充不足一直被设计让5-mil差距,现在他们下来3毫升,Schaefer说:“这是75微米。“现在我们开始看到60和25微米间隙。我相信人们正致力于新填充不足。但是有很多事情。首先,随着细颗粒物,它变得更像一个污泥,这使得它难以流动。这是一个障碍,需要被删除。”

管理产量
随着碰撞技术的变小,额外的处理步骤——例如,光刻技术用于创建铜柱,打开新的机遇产生检测器。对于一个成功的结合过程中,颗粒,表面污染物,撞击焊空洞是产量问题。这些要求过程控制、计量和检验。

自然控制污染是必需的。“一级OSATs投资减少工厂污染来源,因此减少defectivity百分比,”公司的斯科特说。“不为defectivity作出贡献。类似水平的defectivity存在不管。”

但沥青添加一些自己的挑战。”随着音调变得更小,肿块大小减少,粒子污染管理是非常重要的。等其他类型的互联混合粘结,球在哪里减少低于30µm地对地的联系是很重要的,wafer-based洁净室环境收益至关重要,“日月光半导体的格柏说。

准备未充满的过程不应被低估。

“一般层压板,你要做一个填充不足你倒装芯片后,“Promex的Schaefer说。“我们决定将它以及如何回流。我们清理出去任何焊剂在死亡和衬底之间的差距。然后我们将未充满的环氧树脂流动。这是为了湿,而不是留下空洞和本质的东西。但有一个挑战,因为我们得到更好的球。疙瘩有点短,当他们变短芯片和基板之间的差距变小,所以很难清洁。想象把两个玻片在一起,试图把泥土弄出来。”

计量和检验的需要
管理过程控制和产量、计量和检验工具扮演着重要的角色。“有市场的工具,可以帮助提供指导互连的完整性,除了进程内的横断面分析用于设置和定义生产间隔,“日月光半导体的格柏说。

碰撞过程和焊接过程都有特定的特性需要被监控。疙瘩,计量重点是直径,高度,co-planarity。小的球需要肿块直径和高度控制的更严格的控制。同样,凸起高度收缩,co-planarity变得越来越小的窗口。通常情况下,允许10%的变异。例如,30µm凹凸高度±3µm容许偏差的结果。超过这导致失败或可怜的结合。

光刻步骤所需的铜柱形成带有限制以及底物设计规则。

“键通常是用mass-reflow烤箱,”Mike Kelly说高级副总裁包和技术集成公司。”的初始特征建立回流过程使用shadow-moire量化回流过程中翘曲,烤箱的温度和映射,以确保一致的部分倒装芯片本身的温度控制。在设置中,机械模具和检查,以确保良好的焊料润湿。也,通量通常应用的倾角变化,其中死疙瘩“灌篮”成薄,严格控制通量水库。视觉检查这些项目是在抽样的基础上完成的。”

各种检验和计量工具可用于支持包制造。

增加目视检查的自动化减少依赖运营商查看图像和做决定。指数增加撞连接是一个司机。焊接过程提供了另一个变化。自对准焊料回流过程是一项成熟的技术。热压缩结合常用的先进包装,有可靠性机制,通过电气测试。反过来,提示使用x射线检查和计量工具查看键后肿块。

“低包装,制造商可以侥幸被操作员手动x射线检查。而可行的部分100疙瘩,比例超过1000疙瘩是一个挑战,需要新方法,”弗兰克陈所指出的,应用程序和产品管理主管力量。“随着复杂性的增加,达到足够的质量和可靠性需要投资在这两个过程和计量工具。凹凸高度变异是焊接质量的一个重要指标。升级到一个自动内联x光检查,可以监控这个指标为100%的产品为过程控制提供宝贵的反馈。”

图5:凹凸高度自动化在线x射线检查监控显示高度相关焊接质量(验证物理截面)。来源:力量

“有几种方法可以或应该被用来实现过程控制。首先,传统的2 d检查(AOI)表面缺陷检验/流程(即100%。IQC,定格的照片,干净,电镀,等等),”内森•彭说,产品营销经理上的创新。“下一个,2 d计量(AOI)可以用来控制肿块的大小和直径大小控制。此外,3 d计量(AOI)可用于采样凹凸高度/ co-planarity计量信息采集(这通常是用激光triangulation-based技术)。进一步说,3 d计量可以针对个人凹凸高度特征,通常与白光干涉仪采集技术。还有方法,使检测的有机残留物在碰撞前,会导致与凹凸板连接失败。”

结论
产品要求更高的互连数量继续推动互连路线图。每个倒装芯片技术制造涉及材料特性的限制,未充满挑战的技术缩小尺寸,增加使用的光刻技术来创建互连结构。任何改变在焊接过程中导致增加计量和检验措施满足产量和品质目标。

引用

1. https://en.wikipedia.org/wiki/Flip_chip
2. https://eps.ieee.org/technology/heterogeneous-integration-roadmap/2021-edition.html
3. HIR第八章单芯片和多芯片集成,https://eps.ieee.org/images/files/HIR_2021/ch08_smcfinal.pdf

相关故事:
撞Co-Planarity和不一致导致收益率、可靠性问题
先进的包装挑战成长为芯片和包装尺寸缩水;不同的设备,技术获得牵引力。

撞的可靠性受到潜在的缺陷
自动化解决方案正在进行中,但他们需要时间来培养。

大的变化在功率输出、材料、和互联
如何制造和包装将在接下来的几十年里。