缺少中介抽象和标准

目前，基于插入器的SoC的设计和分析并不适合胆小的人，但业界已经意识到这些挑战，并正在尝试解决它们。然而，在那之前，这将是一种只有大公司才能使用的技术，因为他们需要把所有东西都当作一个骰子来对待。

大型系统的构建使用诸如抽象和封装等技术来帮助理解，限制影响相互依赖，并包含分析的范围。如果没有他们，就需要从整体上看待它。

对于半导体来说，这是从最底层的栅极开始的。这些都是在晶体管水平上所发生的事情的抽象。由于它们的构造方式，反馈可以被忽略，逻辑函数被提供为带有一些参数的抽象。这使得分析变得简单。只要它们在扇出约束下使用，并考虑到它们的时间，它们就可以被认为是完美的逻辑函数。

在印刷电路板上放置完整的芯片时也使用类似的技术。虽然需要对组装的电路板进行分析，但每个芯片都可以被视为一个抽象，只有I/O暴露在分析中。芯片不需要知道它们要使用的每块电路板，只需要知道它们将面临的条件的“标准”。

但是包含一个插入器进入SoC还没有达到那种抽象和封装的水平。这是不可能发展的chiplet不知道它将被用于插入体的细节，以及将与它一起使用的其他芯片。这将中介程序的应用限制在垂直集成的公司，这些公司拥有足够大的团队，能够使用同步的方法开发所有部分。

更大的问题是分析是不包含的，并且随着整个系统规模的增长而继续增长。这很快就会成为限制因素。互连标准需要打破所找到的依赖关系和合适的抽象。

这已经实现了高带宽存储器，其中接口已完全定义。这使得存储器的设计和制造与芯片和插入器的设计分离开来。一旦验证了足够多的次数，工程师就会停止进行平面分析。但到目前为止，针对一般情况的互连标准还不存在。如果没有这一点，一个可行的芯片市场就不存在，因为芯片可能必须为每个插入体进行修改，或者必须将完整的设计文件移交给系统分析。人们提出了许多建议，因此这里很快就变成了蛮荒的西部。

接口
芯片到芯片的接口是定义良好的，就像芯片内部的接口一样，但是芯片到芯片的接口是新的。“一个传统的ASIC有大的I/O驱动器，必须通过封装，板和外部接口驱动信号，范围从几十毫米到几米，”Tony Mastroianni说，高级封装解决方案总监西门子EDA．“2.5D模对模接口部署了更小的I/O驱动器，只需要通过中间体驱动与相邻模具的水平连接，这可能是几十到几百微米的量级。3D die-to-die接口部署了更小的I/O驱动器，只需要直接驱动垂直连接到堆叠在上面或下面的模具，这可能是几个到几百纳米的数量级。2.5和3D方法固有的更低的驱动器强度和更短的迹线长度可以显著降低功率并增加I/O带宽，从而提高了能源效率(pJ/bit)的数量级。”

这就需要定义新的标准。“死对死连接需要在它们之间提供更高带宽、更低功耗的通信，目前正在开发针对这种情况的协议，”该公司产品营销总监马克•斯温宁(Marc Swinnen)表示有限元分析软件．“这将使芯片世界实现一定程度的标准化，但它仍处于萌芽阶段。结果是，到目前为止，唯一真正做到这一点的人是垂直整合的人——从上到下控制整个堆栈的人，每个芯片的设计都考虑到了这一点。他们能够让它工作，但我们还没有到某个主流供应商可以从货架上挑选一些芯片，并期望它们一起工作的地步。”

图1:HBM2和SoC封装中的中间层。来源:有限元分析软件

这不像调整现有标准那么简单。曼努埃尔·莫塔(Manuel Mota)表示:“如果在封装中通过中间插入物甚至衬底进行模对模连接，那么长度就只有几毫米。Synopsys对此．“你的插入损耗将会小得多，你可以设计SerDes来利用这一点。它们要简单得多，耗电也少得多——耗电少五到六倍。相反地，你也在做一些额外的旋钮，你有在芯片对芯片SerDes处理反射，更高的电阻率，等等。这是一个不同的问题，但它仍然是一个信号完整性问题，以及与现在更近的相邻通道的串扰问题。”

可交付成果
当为第三方开发任何东西时，必须有一组一致同意的可交付成果，它们共同提供集成所需的所有必要信息。软IP业务的发展花了很多年，芯片业务可能也需要同样的时间。

西门子的Mastroianni表示:“为了促进这些设备的实施，通用芯片供应商需要采用并交付标准化的、机器可读的芯片组件模型，除了数据表、集成和测试指南之外，还包括系统/RTL级别的功能、物理、电气、功率和热模型。”“这还需要将物理层ASIC IP集成到包含外部芯片接口的定制ASIC设备中。这些IP可能来自芯片供应商和/或传统的ASIC IP供应商。”

开放计算项目(OCP) ODSA小组是一个行业范围内的协作组织，致力于开发标准以推动来自独立供应商的芯片的互操作性。Mastroianni补充说:“他们已经建立了一个芯片设计交流(CDX)工作组，专注于标准化芯片模型、实施工作流程和测试方法。”CDX工作组正在积极研究这些标准，但还需要时间来巩固这些标准，并提供设计/测试流程和芯片供应商的采用。”

有一些相关的问题需要解决。“这些组织一直在努力如何定义这些标准，”Ansys的Swinnen说。“它很滑，因为有太多的元素。不仅仅是权力。它还包括电气，热力和电力的完整性。它们都必须被限定在一个非常狭窄的程度，因为这些事物是如此紧密地联系在一起。而且速度也快得多。因此，他们实际上正在定义新的通信协议，如BoW(束线)，它允许芯片之间的高速、低功耗连接。”

他们的部分工作是为模对模连接定义协议和物理标准。“JEDEC有一个高带宽内存(HBM)规范，目前正在研究HBM3，计划支持每个封装665 GB/s，”JEDEC IC封装和跨平台解决方案的产品管理集团总监John Park说节奏．“AIB是另一个新兴标准，它将依赖于大量低速并行信号。随着技术的发展，标准也会随之发展。就目前的情况来看，标准的需求是存在的，但没有人会在设计3D包之前等待标准的批准。我们相信，对于多芯片的异构集成，将会有多个标准，因为有太多不同的封装/集成技术可用。”

还有不同类型的连接。马斯楚安尼说:“一种是分解处理器方法，将复杂的CPU、GPU或人工智能处理器分解为即插即用模块，并通过硅中间体或桥接器进行组装和连接。”“这种方法可能会由一小部分半导体供应商提供，它们为自己的处理器构建块提供专有接口，以及可选的通用接口和通用芯片产品。”

第二种方法是使用通用构建块芯片，这些芯片将与定制的ASIC或ASIC进行组装和互连。Mastroianni补充道:“接口和协议的标准化已经取得了良好的进展，包括USR和XSR串行接口以及OpenHBI、HBM和BoW并行接口。”“仍有几家公司试图将其专有接口推广为标准。我怀疑这个名单还会越来越长，但情况似乎确实在趋同。”

其中许多努力都是基于代工产品。Synopsys的莫塔说:“如果你看看英特尔生态系统和芯片联盟，他们现在负责AIB，他们正在定义另一种并行接口，这种接口更多地被DARPA和美国政府项目使用。”“这些都是成熟的标准，新版本正在进入市场。行业内势头强劲，对标准化的需求有很好的理解。事情正朝着正确的方向发展。”

工具支持
随着标准和可交付成果的定义，它们最终被需要执行必要分析的EDA工具使用。Swinnen说:“信号完整性和电源完整性过去是问题，现在也是问题，甚至在PCB层面上也是如此。“人们在PCB层面上对功率平面和信号完整性、交叉耦合等进行压降分析。有一些工具可以做到这一点。对于一个插入器，你有非常高速的信号相互平行地运行相对较长的距离。虽然插入器可能使用较旧的技术节点构建，但它在物理上比标准芯片更大。如果interposer支持多个骰子，你从一个角落跑到另一个角落，这是一个非常长的距离。如果是公共汽车，就会有很多耦合。电容耦合随着物理耦合的长度而增加。”

电力输送是一个日益复杂的问题。“当你有这些非常密集的设计，创造电力输送网络变得具有挑战性，”Synopsys的产品营销总监肯尼思·拉森说。“有很多开关在进行，你需要验证电源噪声对信号线的影响。这是一个组合，你需要做电源完整性和信号完整性分析，以确保干扰不会引起问题。你也有交叉耦合效应的热耦合之间的模具。然后，当你讨论积分光子学时，它们是非常嘈杂的。系统中有很多噪音，这可能会影响整个系统的性能。一切都在摆动，这就产生了噪音。”

今天，系统级的分析必须是平的。”电迁移或者电压降分析，我们有个别芯片的分析显示没有红外下降问题的例子，”Swinnen说。“但是当你把它们堆在一起时，你确实会有红外掉落的问题。相反，我们对单个芯片的分析显示了电迁移问题。但是当你把它们和其他的放在中间时，电迁移问题就消失了，因为有更多的平行路径被添加到系统中，所以电流在局部下降。当你把它们放在中间的时候，能量分析是完全不同的，而且这两者并不是可以分开看的。权力分析必须把整个事情放在一起分析。”

有些问题与pcb中遇到的问题相似，但增加了复杂性。Mota说:“由于硅中使用的小几何形状，PCB问题可能会被放大。”“但有些挑战是新的，比如缺乏我们通常在PCB上看到的固体平面。”

还有一些独特的问题是过去没有见过的。Swinnen说:“我们已经看到了一个问题，即低频功率振荡。”“当你有多个芯片，或在插入器上有多个元件时，你会得到电压振荡。这些是几百赫兹的低频振荡。我们所看到的是，功率在芯片中的不同元件之间振荡。这是你永远不会在单个芯片上看到的东西，但你会在pcb和插入物上看到它，所以这是你需要做的一种完全新颖的分析。我们使用的配电网络模型是典型的高频模型。我们需要一个芯片功率模型来捕捉这种效应，这样就可以对其进行建模和模拟，以避免出现问题。”

这些工具是今天拼凑在一起的功能大杂烩，但它们正在改进。Mastroianni说:“EDA供应商将需要提供更全面、集成的设计流程解决方案，以支持更广泛的设计社区。”“这将包括系统级设计和验证、高级封装设计和分析、IC设计和分析以及DFT/测试工具、方法和基础设施的集成。单一的EDA供应商不太可能为所有这些技术提供一流的解决方案，因此开放的、可配置的方法可能会占上风。这将是一个艰巨的挑战，而推动一个基础广泛的3D解决方案将更具挑战性。”

结论
干预者或桥梁是保持摩尔定律概念存活的方式，但实现它的生态系统仍处于萌芽阶段。如今，每个代工厂都有不同且不兼容的解决方案。围绕这些，标准组织和联盟正试图提出标准、协议和方法，以支持第三方生态系统的开发。EDA公司必须决定将资源放在哪里，以及需要首先解决哪些问题。但在各方面都取得了进展。整个行业都依赖于它。

相关的
架构设计插入器
在今天的设计中加入中间人并不容易，但随着问题的解决，新的工具、方法和标准将为大众提供帮助。
干预者知识中心
关于调停者的头条新闻、博客和白皮书。
HBM3:对芯片设计的重大影响
新的系统性能水平带来了新的权衡。