一看层次DFT方法的基本组件,它提供的好处,以及如何自动化。
大型系统芯片(SoC)的设计存在许多挑战所有的设计学科,包括针对(DFT)。通过“分而治之”的方法来测试,显著节省工具可以实现运行时和内存消耗。本白皮书描述层次DFT方法的基本组件,它提供的好处,和工具自动化,可以通过导师的Tessent工具套件。对于大型SoC设备前端和物理设计实践通常表现在核心层面。是否它被称为核心,块,瓷砖,宏,或模块都参考水平的层次结构设计任务的完成。然后将这些完成核心集成到SoC。分层DFT指的是实现所有这些相同的核心层次DFT对边界。这些核心的测试模式然后从SoC应用单独或群体水平。DFT与层次,核心设计一旦完成它意味着DFT完整,,它包括一组模式,可以用来测试的核心,不管它如何被集成到一个SoC。核心可以单独测试,在团体或在一起; whatever best suits the test plan and available pin resources in the SoC. Interconnect between cores and chip-level glue logic are then tested separately and the coverage for all test modes is combined into a single comprehensive coverage report. A hierarchical DFT methodology solves many issues that are often encountered with the insertion of DFT structures and running ATPG for large SoCs. The best way to address the challenges of testing large SoCs is to take a divide-and-conquer approach that cuts the task down into smaller, more manageable pieces. This whitepaper highlights the key DFT tasks required for hierarchical DFT and how they fit into the overall flow.
点击阅读更多在这里。
|
|
|
|
|
|
|
|
|
留下一个回复