成本的最小化测试处理器的设计和其他多核ARM。
一个重要的设计趋势近年来手臂多核处理器的广泛使用在systems-on-chip (soc)。轻松高效地使用多个设计师的能力,高性能的嵌入式处理器,以满足计算要求的应用推动了移动计算的爆炸性增长,网络基础设施,和数字信息娱乐系统。
团队开发这些处理器的设计和其他多核ARM不得不实现的适当时机(DFT)来实现他们的测试质量目标。但是出现了一个关键的挑战:随着处理器核心数量的增加,它变得更加难以满足这些目标成本效益,考虑到有限数量的针用于测试。
点击阅读更多在这里。
|
|
|
|
|
|
|
|
|
|
留下一个回复